CXL，让内存活起来

每一代人在成长过程中都好奇技术的未来会是怎样。每个时代都描绘着自己对未来的设想：60年代的《杰森一家》、70年代的《星球大战》、21世纪初的《拜见罗宾逊一家》，或是如今数百部未来题材电影中的任何一部。人类的好奇心始终有一个共同点：围绕人工智能。 

在这些电影中，基于人工智能的角色总会以机器人管家或得力朋友的形象出现。曾经的理想主义设想，如今已成为现实。这一热潮背后有无数杰出的人才和设备，但推动这一变革的最伟大创新之一是支持CXL的内存池化技术及其伙伴PCIe。二者改变了开发人员实现工作负载分配和速度优化的方式，让我们更接近电影中的未来。 

在实现电影级人工智能之前，当今的AI必须克服计算需求、海量数据传输、实时处理和内存利用率的限制。仅依赖PCIe互连的传统计算架构难以跟上AI工作负载的快速发展，而CXL 3.1（CXL标准的最新一代）应运而生，为内存和资源分配提供了新方法。 

 支持CXL的内存池化：AI的新范式

半导体行业协会（SIA）的研究发现，内存瓶颈导致当今AI工作负载中高达40%的性能低效。如今的CXL旨在通过启用多个处理单元可访问的共享内存池来缓解这一问题。 

CXL 3.1不仅增加带宽，还重新定义了内存的访问和共享方式。通过支持CPU、GPU和加速器之间的动态内存池化，CXL使AI系统能够更高效地优化资源。这种方法的主要优点包括： 

• 消除内存瓶颈：AI模型通常需要大量内存资源，传统架构中这可能导致效率低下。CXL 3.1支持共享内存模型，减少延迟并最大化利用率。  

• 降低功耗：CXL通过让AI工作负载专注于分配所需内存来最大限度减少不必要的功耗，使AI训练和推理更节能。  

• 无缝扩展AI应用：灵活的内存共享架构使AI开发人员能够构建更复杂的模型，而不受CPU、GPU和DPU中传统内存层次结构的限制。  

AI加速的混合方法

虽然CXL彻底改变了内存管理，但PCIe对于高速数据传输仍然不可或缺。PCIe 5.0提供高达128GB/s的双向带宽，确保AI应用的高速数据交叉传输。随着PCIe 6.2的创新，这种混合方法将更显优势。 

将PCIe 6.2和CXL 3.1结合在一个统一解决方案中，可灵活利用这两种标准的优势。这种混合方法因其高速数据传输、高效内存共享和面向未来的基础设施，对复杂AI系统尤其有益。 

PCIe 6.2提供超高速数据传输速率，确保AI加速器及时获取所需数据。CXL 3.1通过允许多个处理单元动态访问共享内存池来提高内存利用率。在单个SoC上支持PCIe 6.2和CXL 3.1的混合交换机，为下一代AI工作负载提供无缝升级和可扩展性。 

基于CXL的AI未来

下一代支持CXL的芯片可以通过促进AI加速器和内存池之间的直接通信，彻底改变AI驱动的计算，显著提高效率。这些互连可以减少数据移动的瓶颈，并实现智能内存分配，使AI模型能够处理信息并适应不断变化的工作负载。展望传统架构之外，下一代CXL 3.1和PCIe 6.2技术将开辟新的可能性，支持要求极高效率和实时决策的应用。 

有了这些即将到来的创新，优化工作负载分配和计算资源分配的自学习AI模型比以往任何时候都更接近现实，就像好莱坞电影中的场景一样。通过利用这些创新，AI将实现： 

• 内存和计算的无缝集成：未来的CXL芯片将为AI架构提供更互联、更灵活的内存层次结构，减少传统结构的延迟。  

• 动态工作负载适应：下一代支持CXL的内存共享将使AI工作负载能够在不同的硬件加速器之间灵活扩展，提高整体效率和吞吐量。  

• 降低功耗：按需分配内存和优化AI推理工作负载的能力将显著降低能耗，使AI系统更可持续，并能够在边缘无电源限制的情况下运行。  

虽然好莱坞级的AI触手可及，但其快速发展需要能够跟上的基础设施。通过将最新的PCIe 6.2高速数据传输与CXL 3.1内存池化功能相结合，AI系统可以实现前所未有的效率、可扩展性和性能。这些技术为AI架构奠定了基础，可能会在机器学习和计算效率方面开辟新领域。