解析Chiplet互连技术

小芯片互连技术被《麻省理工科技评论》评为 2024 年十大突破性技术之一，小芯片是具有特定功能的小型模块化芯片，例如 CPU 或 GPU，可以混合和匹配到一个完整的系统中。这种类似乐高的方法使制造商能够灵活地以经济高效的方式组成系统，同时降低新芯片设计的入门成本，并提高效率和性能。

Chiplet技术是集成电路在后摩尔时代重要的发展方向，其灵活性高、成本低的优势受到业界的广泛关注。

小芯片互连技术实现优化的一种方式是战略性地定制技术。例如，IO 和总线小芯片使用可靠的传统节点，而计算小芯片则采用尖端技术来实现峰值性能。存储器小芯片采用新兴的存储器技术，确保对各种半导体需求的适应性。此外，基于小芯片的设计加快了开发过程，因为过时的小芯片可以轻松、更频繁地更新。最后，小芯片通常具有高良率，因为它们通常更小，设计更简单，它们在预键合测试后从已知的良好芯片开始，并且它们可以依靠有缺陷的互连的修复策略。

对大型单片上系统进行碎片化

基于小芯片的设计回应了摩尔定律的放缓，摩尔定律在过去几十年中推动了半导体行业的发展。为了确保集成电路上的组件每两年翻一番，芯片制造商探索了使晶体管更小、更塞入芯片的方法，从而产生了相当大的单片片上系统 （SoC） 设计。

手机证明了整体设计的成功，将显示、无线通信、音频等全部集成到100平方毫米的单一芯片中。然而，为了获得最小的性能优势，进一步缩放变得极其昂贵。因此，想法是将大型、复杂的 SoC 分割成更小的芯片，并使用芯片互连技术将它们连接起来，为特定应用构建一个系统。

汽车业是采用片上系统芯片的完美候选者，片上系统芯片提供灵活的电子架构，基础功能片上系统芯片加上特定的组件，包括用于自动驾驶、传感器融合和其他电子功能的片上系统芯片，模块化方法缩短了上市时间，在汽车生产线寿命周期内替换或更新片上系统芯片，相比升级单片系统所涉及的漫长过程。

此外，汽车销量，尤其是特定车型和类型的汽车销量，比手机销量小。因此，为每种车型重新设计（部分）一个单一的 SoC 将导致高昂的工程成本。最后，片上小芯片互连技术提供的灵活性也有助于汽车制造商使用已经在其他汽车设计中得到验证的模具来满足可靠性和安全要求。

随着芯片模块市场的升温，这些模块化设计预计将在更多的应用领域出现，例如成像器、显示器、内存和量子计算（图1）。

图1:小芯片提供了一个模块化系统，它将来自不同厂商和技术节点的独立芯片结合在一起，而不是将所有功能设计成一个单一的芯片上系统。

芯片小片能否成功跟上摩尔定律，在很大程度上取决于小芯片可以被紧密地封装在一起，以确保它们之间快速、高带宽的电连接；就像单片集成系统中的功能一样。

3D系统集成正在出现两个主要行业方向：2.5D小芯片集成，通过共用基板（也称为中介层）将芯片并排连接起来，以及3D-SoC，其中小芯片堆叠在一起。

2.5D封装技术

在2.5D集成中，小芯片通过硅、有机聚合物、玻璃或层压板等共用基板连接。Imec目前专注于硅和有机基板。虽然硅插座是一种成熟的高性能应用技术，具有最佳间距和良好的热学和电学性能，但它们也具有更高的成本和复杂性。因此，有机基质被研究和优化作为替代品。

早期的小芯片集成侧重于使用硅插件衬底在模具之间互连。它包括将两个独立的小芯片非常紧密地放在一起（间距小于50微米）上，这是一个具有微米级布线的基板，用于建立连接。硅内插层利用传统的BE OL铜/氧化物镶嵌，以非常高的成品率实现微米和亚微米级互连间距。

虽然这仍然是一个有效的方法，但替代技术正引起人们的兴趣，因为它们可能产生更具成本效益的解决方案。imec 提供的一个选择是硅“桥”，一种小型硅插件，只在边缘将小芯片连接在一起。

另一种替代方案，即超细再分布层（RDL）互连技术，用有机聚合物取代硅，后者嵌入一层铜线，用于连接芯片。Imec目前正在优化这项技术，致力于达到与硅芯片相似的互连密度，并提高与硅芯片的兼容性。关于间距，imec的目标是2微米的RDL间距，甚至更远的亚微米间距（图2）。

图2:可以使用硅插孔集成小芯片。Imec也在研究硅桥或有机RDL等替代方案。

除了探索硅插层技术的替代品外，imec还在研究如何通过添加额外的功能来使插层成为更有价值的组件。例如，插层可以具有额外的去耦电容器，以保护小芯片免受噪声和电源异常的影响。

片上三维系统:混合键合实现亚微米间距

一些应用（例如高性能计算）可能需要高性能、更小的外形尺寸或更高的系统集成水平，因此更倾向于采用完整的3D方法。小芯片可以彼此堆叠，而不是建立侧向连接，从而形成一个3D-SoC. 这种方法不添加额外的块，而是共同设计小芯片，让它们像同一个芯片一样运行。

晶圆混合键合是在微米互连密度水平上集成3D-SoC的关键技术。它涉及将两个具有低温膨胀系数的硅芯片连接在一起。这一过程的关键组件是介质，它使堆叠层的表面平坦化并活化，以便有效结合，并电绝缘堆叠中的不同小片。Imec的专有方法将 SiCN 用作键合介质，将互连间距缩小到 700nm。该路线图甚至预测了 400nm 和 200nm 的投影高度（图3）。

图3：芯片到芯片的混合键合是在微米互连密度水平集成3D-SoC的关键技术。Imec使用 SiCN 作为键合介质的专有方法可管理可缩小至 400nm 间距的互连间距。

微凸起与混合键合

对于 2.5D 技术，小芯片使用小焊块放置在中介层的顶部，这些焊点可形成电气和机械连接。这些微凸点之间的间距越细，连接就越快、越稳定。工业中的微凸块通常达到 50μm 到 30μm 之间的间距。Imec正在研究如何将间距降低到10μm甚至5μm。

与 2.5D 中使用的微凸块相比，3D 堆叠中的混合键合产生的间距要小得多。是否可以在任何地方使用混合键合？事实上，在晶粒到晶圆的方法（硅基）中，小芯片可以键合到硅中介层上，达到几μm的间距。不是 200nm，因为目前最好的晶粒到晶圆的贴装精度接近 250 nm，而领先的晶圆到晶圆键合可以下降到 100nm 的覆盖精度。粘接设备和相关工艺的改进预计将进一步减少50%。尽管如此，混合键合仍涉及额外的加工步骤，例如表面活化和对齐，这可能会影响制造成本。

晶圆与晶圆的键合、芯片与晶圆的键合和微凸块将在成本、间距、兼容性和互操作性之间的权衡中共存。在2.5D中，小芯片通常来自不同的供应商，并且已经经过了一系列的测试和操作。微凸块将是首选，因为它们提供了一种不需要表面处理的标准化方法。此外，对于有机RDL，微凸块仍然是首选，因为有机聚合物在加热时膨胀得更多，并且不能充分平坦化。

结语

随着规模化技术变得越来越复杂，设计和处理成本也越来越高，对于小规模应用来说，在最先进的技术节点上开发专用SoC变得越来越具有挑战性，比如汽车行业中大量的型号和类型。事实证明，将功能和技术节点分离到不同的小芯片中更具成本效益，并且与尖端工艺技术中的大型芯片相比具有空间和性能优势。

虽然模块化方法为多芯片封装的复杂性和成本提供了答案，但这种范式转变带来了特定的技术挑战。尺寸只是一个挑战。小芯片研究的很大一部分致力于缩小互连和/或探索将各个部分组合在一起的不同概念。当将小芯片堆叠在一起时，热问题和供电（由后端供电网络等新型架构解决）变得至关重要。最后，需要进一步的标准化工作，以确保不同小芯片之间的兼容性和通信（图4）。

图 4：imec 的 3D 互连路线图总结了互连小芯片的不同方法以及预计的互连密度和间距。