沙特阿卜杜拉国王科技大学研究人员在微芯片设计领域创下纪录,成功研制出全球首个面向大面积电子器件的6层堆叠式混合互补金属氧化物半导体(CMOS)芯片。目前尚无公开报道的混合CMOS能突破两层堆叠,这一成就为集成密度和效率设立了新基准,为电子设备的微型化与性能提升开辟了新可能。该团队的研究详情已发表在《自然・电子学》(Nature Electronics)期刊上。
在各类微芯片技术中,CMOS 微芯片的应用几乎遍及所有电子设备,从手机、电视到卫星和医疗设备均有涉及。与传统硅基芯片相比,混合 CMOS 微芯片在大面积电子设备领域具有更大潜力。电子微型化对柔性电子、智能健康和物联网至关重要,但当前的设计方法正逐渐逼近极限。
研究项目负责人、 KAUST 副教授Xiaohang Li表示,“从历史上看,半导体行业一直通过缩小晶体管尺寸来提高集成密度。但如今我们正逼近量子力学极限,且成本也在飙升。要继续取得突破,我们必须跳出平面缩放的思维;将晶体管垂直堆叠是一种很有前景的解决方案。”
微芯片制造通常需要数百摄氏度的高温,而在添加新层时,这种高温可能会损坏芯片的底层结构。但在 KAUST 的制造流程中,所有步骤的温度均未超过 150°C,且大部分步骤在接近室温的环境下即可完成。
此外,层与层之间的表面必须尽可能光滑。新设计中改进了工艺,使表面平整度优于以往。而在垂直堆叠中,层间精确对准尤为重要,研究团队也在这方面显著优化了制造流程。
在微芯片设计中,核心目标就是在更小的空间里实现更高性能。此次研究通过优化多个关键步骤,为垂直扩展与功能密度的进一步提升提供了一条可行路径。
值得注意的是,该研究中用到的比较关键的方法包括电极沉积工艺。六层混合互补晶体管中,氧化物晶体管(OxTs)和有机晶体管(OrTs)的栅极、源极及漏极均采用直流溅射法沉积。对于氧化物晶体管,栅极、源极和漏极均使用 20nm 厚的铝(Al)电极,直流溅射条件为:直流功率 20W、氩气(Ar)流量 20 标准立方厘米每分钟(s.c.c.m.)、压力 5 毫托(mtorr)。对于有机晶体管,源极和漏极采用钛/金(Ti/Au,厚度 10/20nm),以与 C16IDT-BT 沟道形成欧姆接触;栅极则使用 20nm 厚的铝电极。其中,钛电极的直流溅射条件为:直流功率 20W、氩气流量 10s.c.c.m.、压力 5mtorr;金电极的直流溅射条件为:直流功率 20W、氩气流量 10s.c.c.m.、压力 15mtorr。
电极图形化工艺,铝、钛、金电极均采用电感耦合等离子体 - 反应离子刻蚀(ICP-RIE)工艺进行图形化处理。铝的刻蚀速率为 10nm / 分钟,刻蚀条件包括:温度 10°C、射频发生器(RF generator)功率 130W、电感耦合等离子体发生器(ICP generator)功率 800W、氩气流量 30s.c.c.m.。钛的刻蚀速率为 5nm / 分钟,刻蚀条件包括:温度 20°C、射频发生器功率 100W、电感耦合等离子体发生器功率 1200W、气体流量比(Ar:SF₆:CF₄)15:10:15s.c.c.m.。金的刻蚀速率为 10nm / 分钟,刻蚀条件包括:温度 10°C、射频发生器功率 150W、电感耦合等离子体发生器功率 1800W、氩气流量 30s.c.c.m.。电极刻蚀过程中,采用 2μm 厚的 AZ514E 光刻胶作为软掩模。
聚对二甲苯C沉积与图形化工艺,聚对二甲苯C二聚体为固体颗粒状材料,在真空环境下被加热至 690°C,其中在 175°C 时会汽化形成二聚体气体;该气体随后经热解分解为单体形式,最终在室温下的沉积室内沉积成透明聚合物薄膜。聚对二甲苯C的图形化同样采用 ICP-RIE 刻蚀法,其刻蚀速率为 25nm / 分钟,刻蚀条件包括:温度 10°C、射频发生器功率 50W、电感耦合等离子体发生器功率 700W、气体流量比(CHF₃:O₂)5:50s.c.c.m.,并使用 AZ5214 作为刻蚀掩模。需特别说明的是,聚对二甲苯C与 AZ5214E 掩模的刻蚀速率相同。由于有效刻蚀要求掩模刻蚀速率低于目标材料,因此对于厚度不超过 200nm 的聚对二甲苯C层,采用 2μm 厚的 AZ5214E 软掩模;而对于 1.5μm 和 2μm 厚的较厚聚对二甲苯C层,需改用 10μm 厚的 AZ10XT 光刻胶作为掩模。
氧化铟(In₂O₃)沉积与图形化工艺,氧化铟活性沟道层(厚度 10nm)采用射频溅射法在室温下沉积,溅射条件为:射频功率 100W、氩气流量 20s.c.c.m.、氧气(O₂)流量 20s.c.c.m.、压力 10mtorr。氧化铟沟道通过丙酮剥离工艺实现图形化。
C16IDT-BT 工艺条件,通过凝胶渗透色谱法(在 80°C 氯苯中,以聚苯乙烯为标准品)测得其数均分子量(Mn)为 65000g/mol,多分散性为 2.52。
探测垫沉积工艺,探测垫采用钛/金(厚度 10/100nm),通过直流溅射系统沉积。其中,钛电极的直流溅射条件为:直流功率 20W、氩气流量 10s.c.c.m.、压力 5mtorr;金电极的直流溅射条件为:直流功率 20W、氩气流量 10s.c.c.m.、压力 15mtorr。
本文转自媒体报道或网络平台,系作者个人立场或观点。我方转载仅为分享,不代表我方赞成或认同。若来源标注错误或侵犯了您的合法权益,请及时联系客服,我们作为中立的平台服务者将及时更正、删除或依法处理。