世界上第一个兆瓦超宽带隙半导体模块亮相

香港大学与先进半导体与集成电路中心团队研制出全球首款峰值功率达1兆瓦的超宽禁带半导体模块。实验室测试中，这款六芯片模块在1000伏、1000安培下反复开关。团队联合弗吉尼亚理工大学、南京大学，把冷却通路挪近芯片发热核心，并重新设计绝缘结构。成果发表于《自然·通讯》，第一作者为香港大学博士后巩贺贺，博士生杨鑫为共同第一作者。

功率半导体是电力系统的开关，负责电流的通断与变换。衡量一种材料，通常看三个指标：禁带宽度、击穿场强、热导率。氧化镓的禁带宽度约4.5至4.9电子伏，理论击穿场强可达每厘米8兆伏量级，均高于硅与碳化硅；在同样耐压下，器件可以做得更薄、掺杂更浓，导通损耗更低。国内业界称它为“第四代半导体”，主要依据就在这里。

它的短板同样明确：热导率仅约每米每开尔文20至30瓦，比碳化硅低一个数量级以上；而且至今缺少可用的p型掺杂，双极器件与CMOS架构难以实现，主流器件仍是肖特基二极管和MOSFET。这也决定了它短期内难以取代碳化硅在电动车逆变器上的位置。

单颗芯片尚且怕热，六颗封装在一起就更难。传统封装中，热量要穿过衬底、焊料、基板层层传导，每一层都是热阻。团队改用“结面侧冷却”，让发热的结区直接贴近冷却通道；同时加入高介电常数绝缘层，重新分布电场、缓解高压下的集中。这两处设计彼此牵制：绝缘层越厚越耐压，热阻也越大，只能在协同设计里取舍。张宇昊教授说：“我们的工作表明，氧化镓的热学限制并不必然阻碍它达到很高功率水平。”“我们把器件和封装当作一个系统来设计，从而同时管控电场、热流与机械应力。”热膨胀不匹配带来的应力，本来就是多芯片模块失效的主因之一。

实测数据是：单颗封装器件在脉冲条件下、1000伏时导通234安培，结温超过250℃仍能工作；六颗集成之后，在1000伏、1000安培、1千赫兹下重复开关，峰值功率1兆瓦。团队称，这比此前超宽禁带技术展示的功率能力高两个数量级，也是该材料体系的多芯片模块首次达到兆瓦级。相关封装协同设计此前曾入选2025年IEEE国际电子器件会议（IEDM）技术亮点。

有几点需要说清楚。第一，1兆瓦是脉冲峰值，不是持续输出；长时间满载下的散热与效率，论文没有给出结论。第二，1千赫兹对脉冲场景够用，但离电网变换、电驱所需的数十千赫兹仍有距离。第三，1000伏并不算高，氧化镓的优势区间在数千伏以上，这次验证的是“多芯片并联能否把功率做上去”，而不是耐压极限。第四，成熟的硅基IGBT模块在1200伏、1000安培量级早有商用产品，因此“兆瓦”本身不是绝对纪录。这项工作的新意在于，让长期停留于单管、小功率的新材料，第一次以模块形态进入同一功率区间。论文更看重的另一点是可扩展性：六颗只是演示规模，若均流、均温设计可复制，并联规模仍能上探。制约这类材料的往往不是参数，而是“参数很好、做不成模块”。

脉冲功率系统的特点，是以微秒级的时间释放巨大能量；典型场景有聚变装置的脉冲电源（托卡马克与惯性约束路线均在其列）、粒子加速器调制器、医用加速设备、高压直流电网的固态断路器。这类应用不要求器件长时间稳定导热，却要求它瞬时承受高电场与温度骤升。氧化镓单位体积热容大，短脉冲下温升相对可控；开关速度快、反向恢复电荷小，也有助于缩小系统体积。

从产业角度看，氧化镓最不像“实验室材料”的地方在长晶。它可由熔体直接生长，铸造法、布里奇曼法等路线都在用，长晶快、易做大尺寸；碳化硅依赖物理气相输运，氮化镓多靠异质外延，尺寸与成本的天花板更硬。2025年3月，浙江大学硅材料国家重点实验室孵化的杭州镓仁半导体以自主铸造法做出全球首颗8英寸氧化镓单晶，此后尺寸纪录仍在被刷新。日本Novel Crystal Technology等企业在衬底与外延上的布局更早。

但这不代表商业化竞赛已经开始。碳化硅与氮化镓在电动车、光伏、快充与数据中心电源里量产多年，可靠性与车规验证体系完整；氧化镓受限于无p型掺杂，做不了IGBT类双极器件，MOSFET沟道工艺也不成熟，眼下能落地的仍是二极管与常关型单极器件。更现实的判断是：短期内它是碳化硅、氮化镓的补充，主攻超高压、脉冲功率、高温与抗辐射等细分场景。

从模块到产品，还有几道关：功率循环、短路耐受、长期寿命、失效模式等模块级可靠性数据尚未公开；高纯镓原料、大尺寸外延一致性、银烧结与高介电常数介质的供应也仍在爬坡。论文给出的“器件—封装协同”路线提示，瓶颈很可能不在材料本身，而在热管理与封装工艺。一个兆瓦的意义，是把讨论从“理论上多好”推进到“能不能做成可用的功率模块”。目前的答案是：脉冲条件下可以，而且具备放大路径；离电网与聚变装置真正装机，仍需时间和验证。