业界首个400层V-NAND，三星靠“键合”打破常规

近日，三星电子Memory中国区副总裁兼首席技术官Kevin Yoon在第五届GMIF创新峰会（GMIF2026）的主题演讲《内存革命：构建智能体AI的基石》中，正式介绍了V10 BV-NAND。据三星披露，这是业界首个实现400层以上的V-NAND产品，相比上一代V9，位密度提升58%，I/O速度提升33%，功耗降低25%。这款产品最大突破，在于三星首次将“先进键合技术”引入NAND量产工艺：存储单元与外围电路分开制造，再垂直键合。400层堆叠的意义不只是容量数字的刷新，更反映了3D NAND的竞争重心正在从“堆叠层数”转向“晶圆互连技术”。

NAND堆叠并非简单的层数叠加。传统工艺下，存储单元与读写控制外围电路集成在同一片晶圆。堆叠层数越高，外围电路占用面积越大，堆叠效率随之下降。当层数向300层、400层迈进时，单片晶圆工艺复杂度陡增，良率与成本很难平衡。

V10 BV-NAND的核心方案是BV（Bonded V-NAND）：将存储单元、外围电路分别在两片晶圆上加工，采用各自适配的工艺，再将两片晶圆面对面键合，依靠垂直互连实现层间通信。存储晶圆可以优先优化堆叠密度，电路晶圆专注逻辑性能，两类工艺窗口不再相互约束。三星数据显示，V10位密度提升58%，同等芯片面积下可承载更多数据。

这种设计思路在逻辑芯片、先进封装领域并不新鲜，混合键合已在图像传感器、Chiplet方案中落地。但NAND对成本高度敏感，键合工艺的产能吞吐量、对准精度与良率稳定性必须达到量产标准，才能支撑存储颗粒大规模供货。V10 BV-NAND将键合工艺带进NAND产线，意味着这项技术正走出先进封装的小范围试验场景，开始成为闪存制造的主流可选方案。

400层带来的提升不只有容量。V10相比V9的功耗降低了25%，I/O速度提升了33%。面对AI推理负载，这两项指标的价值，远大于单纯的堆叠层数。

功耗的下降一部分来自键合架构本身：外围电路和存储单元分开优化后，信号链路与供电结构均可独立精简。I/O速度的提升则直接关系到SSD的读写带宽，尤其三星在演讲中提到，智能体AI生成Token规模快速膨胀，当KV缓存需求突破GPU内存上限时，独立共享存储层就成为刚需；这一层存储对带宽、能效的要求，显著高于传统企业级存储。

V10 BV-NAND是三星在NAND工艺层面的核心基础，但峰会上展示的不只是一颗芯片。服务器SSD方面，主打性能的PCIe Gen6产品PM1763采用V-NAND TLC，强化了散热系统，计划2026年第四季度出样；主打容量的BM1773基于V9 QLC，容量覆盖16TB至256TB，三星称其为“全球最小的256TB SSD”。两款产品分别指向性能密集和容量密集两类场景，对应AI推理中不同层级的存储需求。

更值得留意的是端侧方向。三星给出了zNAND-O架构，目前正在开发4层和8层版本，与MPU通过UCIe接口封装在一起。三星披露仿真数据：位密度达到DRAM的10倍，读取带宽和读取能效是NAND闪存的7倍。在基于月之暗面（Moonshot AI）的Kimi K2-1T模型进行的模拟中，采用zNAND-O的NPU架构在同等性能下把内存成本降到四分之一，可容纳的模型规模接近原来的两倍。从云端KV缓存共享的SSD，到端侧替代部分DRAM的zNAND-O，三星在尝试把存储方案的覆盖范围从数据中心延伸到终端设备，存储与计算之间的层级划分正在变得比以前更灵活。

三星用V10 BV-NAND把NAND的堆叠层数突破400层，但闪存堆叠竞赛并不会止步于400层。SK海力士、美光、铠侠等厂商都在推进300层以上的产品路线，键合技术正在成为整个NAND行业继续提升堆叠密度的必备基础。哪家厂商率先实现键合工艺在对准精度、产能、良率稳定性上的量产达标，就能在下一代高密度NAND的成本竞争中占据主动。

V10 BV-NAND的400层是一个关键工程里程碑，它验证了“分开制造+垂直键合”这条路在NAND量产中的可行性。不过键合工艺从“实现样品制造”到“低成本大规模量产”，仍需要持续的良率爬坡与成本优化。NAND行业竞争从来不是比拼谁率先突破某一个层数，核心比拼的是，能否把对应层数的单位成本压低，满足市场规模化落地的要求。400层的技术可行性已经得到验证，真正的考验，落在产线量产阶段。