被低估的硒化铟，补上二维芯片最大短板

研究团队通过热蒸发技术实现κ相硒化铟（κ‑In₂Se₃）的晶圆级制备。图片来源：《自然·通讯》（2026），文献DOI：10.1038/s41467-026-72553-y

碳原子排列方式不同，既可以形成石墨，也能生成自然界硬度最高的金刚石；与之类似，半导体材料的原子排布不同，理化与电学性能也会呈现天差地别的特征。在二维半导体领域，物相工程已经成为调控材料本征属性、拓展器件应用边界的核心手段。长期以来，硒化铟（In₂Se₃）凭借典型的铁电特性，研发重心集中在非易失性存储器件方向。如今，一种此前未受关注的硒化铟晶体结构被发掘，有望填补二维材料在晶圆级逻辑电路应用上的短板，成为下一代逻辑电子器件的优质候选材料。

当前先进硅基芯片制程持续逼近物理极限，短沟道效应、漏电、散热等问题不断抬升芯片制造的成本与技术门槛。产业界普遍将二维层状半导体视为延续集成电路发展路线的重要备选方案。二维材料天然具备原子级薄的沟道，能够有效抑制短沟道效应，适配未来高密度、三维堆叠的芯片架构。但多年以来，二维半导体的产业化落地始终面临两大瓶颈：一是大部分高性能器件仅能在实验室剥离的微米级小片上实现，难以放大到整片晶圆量产；二是不少二维材料自带的铁电、光电等附加效应，在存储器件中属于优势，但会干扰逻辑晶体管的信号稳定性。浦项科技大学（POSTECH）化学工程系卢勇永（Yong-Young Noh）教授团队（研究生李宰润Jaeyun Lee为核心成员），联合韩国科学技术院（KAIST）电气工程系权智敏（Jimin Kwon）教授、李永宇（Yongwoo Lee）博士，基于研究较少的κ相硒化铟，成功研制出晶圆级逻辑晶体管。该成果已发表于《自然·通讯》期刊，为二维半导体从存储赛道延伸至逻辑芯片领域提供了新的材料选项。

在晶圆尺度抑制存储效应

硒化铟具备原子级薄层结构与优异的电荷输运特性，长期以来被视作极具潜力的下一代半导体材料。在过去十余年的研发中，科研人员重点研究α、β等主流物相的硒化铟，充分利用其铁电存储特性开发各类存储、存算一体器件。但这些传统物相都存在一个明显短板：材料在撤去外加电压之后，依旧能够保留之前的电学状态，也就是行业所说的“存储效应”。

这种存储效应对于存储芯片、存算一体芯片是核心优势，可用于数据断电保存；但对于逻辑电路而言，电路的底层要求是输入信号固定时，输出结果必须保持高度一致。铁电存储效应会引入记忆残留，造成器件阈值漂移、输出不稳定，直接破坏逻辑运算的可靠性。除了电学稳定性难题之外，规模化制造的挑战同样突出。虽然实验室里依靠机械剥离获取的小块硒化铟薄片，可以制备出性能亮眼的晶体管，但机械剥离工艺无法兼容半导体产线，想要在整片大尺寸晶圆上制备均匀、高质量、低缺陷密度的硒化铟薄膜，一直是二维半导体走向产业化的主要阻碍。

研究团队将目光投向此前研究不足的κ相硒化铟。和传统硒化铟物相不同，κ相独特的原子排布结构能够有效抑制铁电存储效应，消除器件电学记忆残留，更加适合稳定、可重复的逻辑运算场景。在制备工艺层面，团队选用工业产线可兼容的热蒸发工艺，搭配250℃低温退火处理，在整片4英寸（10厘米）晶圆上，制备出厚度约10纳米、均匀一致的κIn₂Se₃薄膜。整套工艺最高温度低于450℃，这一指标在三维集成电路架构中至关重要。现有硅基CMOS电路能够承受的热预算有限，高温工艺会破坏底层已经制备完成的硅晶体管与金属互连层。低温成膜特性意味着κ相硒化铟器件可以直接在成熟硅芯片上层堆叠新增电子器件层，无需改动底层硅工艺，契合当前全球半导体行业探索3D异构集成的发展方向。

反复开关下性能稳定

制备得到的κ相硒化铟器件电学性能优异，晶圆内器件均一性表现突出。研究团队在整片晶圆上制作了总计576个晶体管，构成24×24阵列。这批器件无论处于晶圆中心还是边缘位置，电学参数都高度一致，大幅区别于很多二维材料研究仅能展示单点器件性能的做法，验证了该材料体系在晶圆尺度的可制造潜力。

器件测试结果显示，κIn₂Se₃晶体管平均电子迁移率达到39.3 cm²V⁻¹s⁻¹，开关电流比超过10⁸。横向对比来看，在大面积薄膜制备的二维半导体器件中，该性能水平处于第一梯队，满足逻辑晶体管对载流子输运能力、开关控制能力的基础要求。不仅静态电学指标表现良好，器件的动态可靠性同样得到验证。研究人员采用100纳秒的超短电脉冲开展循环测试，晶体管可以稳定完成1000万次开关切换，没有出现明显的性能衰减。该结果证明κ相硒化铟晶体管拥有逻辑电路必需的高速开关能力与长期工作可靠性，不再只是实验室单次测试有效的样品。

从产业格局来看，当前二维逻辑半导体赛道，不同研究路线各有取舍。部分材料迁移率高，但晶圆均匀性差；部分材料适合大面积沉积，但开关比偏低；还有不少二维材料工艺温度过高，无法用于三维堆叠。κ相硒化铟这套方案，同时兼顾了大面积可制备、低温工艺、抑制铁电记忆效应、良好器件均一性，补齐了部分二维材料在逻辑应用场景下的短板。当然需要客观说明，4英寸晶圆验证属于实验室放大阶段，距离12英寸产线量产、实现更高良率还有很长的迭代周期。

搭建互补逻辑电路

现代CMOS逻辑电路的核心基础，是n型与p型半导体器件共同构成的互补电路架构。仅仅实现单种n型晶体管，还不足以搭建完整逻辑系统。为进一步验证κ相硒化铟作为逻辑半导体的应用潜力，研究团队将n型κIn₂Se₃与p型硒合金氧化碲（SeTeOₓ）半导体进行集成，后者具备与κIn₂Se₃互补的电荷输运特性。

研究人员把n型κIn₂Se₃器件和p型SeTeOₓ器件结合，制作出互补反相器电路。反相器是现代逻辑电子最基础的单元模块，是构建逻辑门、寄存器乃至完整处理器的基石。该实验结果提供了直接证据：κ相硒化铟不再局限于存储相关应用，完全可以作为稳定的逻辑半导体材料平台。

这一成果也改变了行业对硒化铟材料的固有定位。过去很长一段时间，全球范围内对In₂Se₃的研发资源几乎集中在铁电存储、存算一体赛道，相关专利、器件方案大多围绕存储场景开发。而该研究开辟了硒化铟材料的另一条技术路线，让同一种母体材料，依靠物相调控，分别适配存储与逻辑两大芯片赛道，丰富了二维半导体的技术版图。

为垂直堆叠电子技术开辟道路

这项研究表明，过去硒化铟大多被当作存储专用材料；而通过选用这种可抑制存储效应的新型晶体物相，硒化铟能够被改造为可晶圆制造的逻辑半导体。低温制备大面积均匀薄膜这一能力，对未来三维集成电子技术意义重大：未来可以在现有硅芯片上垂直堆叠具备全新功能的半导体层。该成果为更小尺寸、更强性能、更高集成度的半导体技术打通了一条可行路径。

在全球芯片产业的技术竞赛中，三维异构集成已经从概念逐步走向落地。三星、台积电等头部厂商都在持续布局芯片堆叠技术，通过在硅芯片上叠加不同功能的薄膜器件，突破单晶硅片的物理限制。二维半导体作为堆叠层候选材料，核心竞争点就落在工艺温度、器件稳定性、晶圆均匀性三个维度。κ相硒化铟的出现，为异构集成逻辑层提供了一个新选项，但产业转化仍需要持续攻克良率提升、缺陷控制、长期器件老化稳定性等工程问题。

主导这项研究的浦项科技大学硕博连读生李宰润（Jaeyun Lee）表示：“硒化铟因其本征铁电特性，过往研究基本都把它当作‘存储半导体’。我们这项工作挖掘了它新的潜力：开发研究较少的κ相，搭建稳定的逻辑半导体材料平台。”

总体而言，该工作属于二维半导体领域材料物相工程方向的重要基础研究进展。它不代表短期内可以替代硅基逻辑芯片，但证实了通过物相调控重塑二维半导体核心功能的可行性，为下一代三维堆叠集成电路的材料选型提供了新的思路。