应用材料联手铠侠，攻关AI存储材料

9月30日，应用材料宣布，铠侠将作为创新合作伙伴加入其位于硅谷的EPIC中心，双方已启动下一代存储技术联合研究。应用材料总裁兼CEO Gary Dickerson表示，AI基础设施需要的存储方案，必须能大幅提升密度、带宽和能效。

AI存储遇三重瓶颈，材料与工艺成破局关键

大模型的参数规模在不断扩大，训练和推理过程需要频繁读写海量数据。存储芯片不仅要容量大，还要读写快、功耗低。

HBM通过3D堆叠DRAM芯片解决了带宽问题，但堆叠层数越多，散热和信号完整性的挑战越大。目前HBM的堆叠层数已经从8层、12层提升到16层。每层DRAM芯片都通过硅通孔垂直互连，层数越多，通孔密度越高，热量在堆叠体内的积聚就越严重。如果散热问题解决不好，HBM的性能就会因为温度升高而下降，甚至影响整个AI加速器的稳定运行。

HBM的互连问题同样突出。每层DRAM之间靠微凸点连接，间距越做越小，寄生电容和信号串扰随之增大。业界已经在往铜混合键合方向走，把凸点间距从几十微米压到个位数，这就需要同步更新键合工艺和材料。

不只是HBM，3D NAND同样面临堆叠带来的挑战。3D NAND通过堆叠更多层数来提升容量，但当堆叠层数超过300层后，传统钨字线材料在电阻和填充效率上的局限开始显现，业界正在转向钼等新材料。

最终，散热、材料、互连这三重瓶颈，都落在了材料和工艺上。存储单元的微缩、堆叠层数的增加、芯片间互连的密度提升，每一步都需要新的材料方案和制造工艺来支撑。以混合键合为例，它要求晶圆表面达到原子级平整度，铜焊盘和介质层要在极小间距下直接接触，这对铜的沉积均匀性、介电材料的抛光性能、以及键合界面的退火工艺都提出了全新要求。这不是简单地把凸点做小，而是从材料到工艺的系统性升级。类似的挑战也出现在DRAM领域，当DRAM从平面结构转向垂直晶体管时，需要新的高介电常数材料和金属电极方案，才能保证更小尺寸下的开关性能。

应用材料作为半导体材料工程领域的头部厂商，在沉积、刻蚀、离子注入等环节有长期积累。铠侠则是NAND闪存的发明者和主要供应商之一。两者的合作，本质上是把材料工程能力和存储器件设计能力放在同一个平台上，针对AI存储的瓶颈做系统性突破。

EPIC打通研发环节，铠侠补强NAND方向

EPIC的全称是Equipment and Process Innovation and Commercialization Center，中文译为“设备与工艺创新及商业化中心”。它的运作方式是把芯片制造商、设备厂商、材料供应商和大学研究团队聚集在一起，在同一个洁净室环境中做联合研发。传统的半导体研发流程往往是串行的，材料商开发材料，设备商开发设备，芯片厂再验证工艺。EPIC中心使这三个环节并行推进，缩短了从实验室到量产的周期。

铠侠加入后，双方的合作方向包括：面向AI应用的高密度存储架构、多芯片堆叠、堆叠存储的先进封装、以及支持大规模量产的材料工程。

铠侠的BiCS 3D NAND技术已迭代到第八代，堆叠层数超过200层，在存储单元结构和工艺集成方面有丰富经验。铠侠不是EPIC的第一家存储伙伴，但它补强了EPIC中心在NAND方向的能力。

器件微缩逼近极限，竞争焦点转向材料

从存储行业的竞争格局来看，这次合作指向一个正在加速的趋势——存储性能的提升，越来越依赖材料和工艺的创新。

过去几年，存储技术的竞争焦点集中在器件结构上，谁的堆叠层数多、谁的单元面积小。但当微缩逼近物理极限，单纯靠结构优化带来的性能提升越来越有限。材料和工艺的创新，正在成为新的竞争焦点。

这些方向的材料创新，正是应用材料与铠侠合作要解决的问题。这次合作，应用材料提供材料工程平台，铠侠提供NAND器件设计与制造经验。两者把协同提前到了研发阶段，而不是等到器件设计定型后再去找材料方案。

这种模式能否在AI存储的密度、带宽和能效上拿出实质性突破，未来几年的研发进展会给出答案。