AI+EDA新突破：西门子携手台积电创新先进节点设计

当地时间9月29日，西门子数字工业软件与台积电宣布扩大合作，通过台积电开放创新平台（OIP）生态系统，在AI驱动的半导体设计自动化、先进封装、工艺节点设计赋能三大领域深化协同。

此次合作覆盖从AI智能体自动修复设计规则检查（DRC），到3DFabric先进封装、硅光子设计流程，再到N2/A14等前沿工艺认证的完整链条，标志着EDA行业正从“工具辅助”向“AI自治”加速跃迁。

AI Agent重塑设计闭环：从DRC修复到全流程自治

此次合作的核心亮点，是双方推出了面向数字和定制IC设计流程的AI驱动智能体，可自动完成DRC违规的识别、分析与修复。该工作流将西门子Calibre软件与Aprisa、Solido软件深度整合，在Calibre Check Assist提供的上下文引导和设计规则信息基础上，实现违规问题的自动化闭环处理。

更值得关注的是，双方正在推进基于Solido Fuse的智能体定制IC设计能力，以及基于Aprisa的智能体布局布线和数字实现工作流。西门子Fuse EDA AI System和Fuse EDA AI Agent则致力于支持跨多设计工具的长时间运行、自验证EDA工作流，该AI智能体还集成了NVIDIA AI技术，以提升令牌效率和扩展工程工作负载的执行能力。

先进封装协同突破：3DFabric与硅光子双重落地

在先进封装领域，西门子持续支持台积电3DFabric技术，包括TSMC-SoIC晶圆级3D IC堆叠。Calibre 3DStack Advanced现已支持多机处理，可完成chiplet间天线效应验证；针对采用本地硅互连的CoWoS-L封装的认证工作也在进行中。

此外，双方还在推进3Dblox支持和“芯片-封装”协同设计流程。Aprisa正在实现预仿真驱动的die-to-die自动布线，并开发了满足信号完整性要求的布线配置。在硅光子领域，西门子EDA工具正参与台积电TSMC-COUPE硅光子设计流程的联合开发，涵盖Innovator3D IC Integrator、Calibre 3DStack、Solido Simulation Suite、L-Edit和Calibre Interactive等工具，覆盖设计、实现和验证全流程。目前，Solido Simulation Suite已支持与TSMC-COUPE相关的光收发器接口PAM4测量，Calibre 3DThermal在该技术上的验证也在推进中。

工艺节点认证矩阵：从N2到A14的全覆盖

在热分析方面，Calibre 3DThermal已通过台积电A16工艺的静态和瞬态热分析认证，并支持系统级晶圆热参考流程，TSMC-COUPE参考流程的工作也在持续推进。

在先进工艺认证上，双方已实现广泛覆盖，包括西门子Calibre nmDRC、Calibre nmLVS、Calibre xACT和Calibre PERC工具已通过台积电A14工艺认证；Solido Simulation Suite已在台积电N3C、A16和A14工艺上通过SPICE精度认证，支持模拟、射频和存储验证；mPower已通过台积电N2P数字和模拟设计以及N3C模拟设计的晶体管级IR/EM分析认证。此外，Aprisa和mPower模拟软件针对A14的认证也在进行中，N2和N3工艺的电迁移与IR压降定制设计参考流程合作持续推进。

生态赋能：培训体系与人才培养

值得一提的是，此次合作还延伸至了人才培养领域。西门子Xcelerator学院现已向台积电设计中心联盟（DCA）合作伙伴及双方共同客户提供EDA学习资源，近期发布的教程涵盖了基于台积电5nm工艺技术的端到端数字实现流程。

西门子EDA IC软件执行副总裁Ankur Gupta表示，与台积电的持续合作体现了西门子交付AI驱动自动化和先进半导体设计能力的承诺，通过将西门子EDA产品组合与台积电领先的工艺和封装技术相结合，正帮助客户实现生产力、速度和设计信心的新突破。

台积电生态系统与联盟管理部总监Aveek Sarkar则指出，AI为日益复杂的半导体设计工作流提供了提升生产力和效率的重要机遇，与西门子等OIP合作伙伴的合作聚焦于交付智能、可信的自动化方案。

结语

从AI智能体自动修复DRC，到3DFabric先进封装与硅光子设计协同，再到N2/A14等前沿工艺的全面认证，西门子与台积电的此次合作勾勒出了EDA行业的未来图景：AI不再是辅助工具，而是深度嵌入设计全流程的自治引擎；先进封装与先进工艺的协同设计，则成为摩尔定律放缓背景下持续提升芯片性能的关键路径。未来，随着双方合作的进一步深化，共同客户将能更高效地利用台积电领先的工艺和封装技术，加速AI创新的落地与扩展。