超低电压SoC，一条可行的成功设计路径

除低功耗设计、多阈值电压工艺库、时钟与电源门控、电压频率缩放技术之外，还有一片特殊领域：超低功耗系统。这类系统依靠微型半永久电池或能量采集供电，功耗单位是微瓦或纳瓦，而非毫瓦。

对于SoC设计师而言，这就是陌生的超低电压（ULV）领域：供电电压接近甚至低于晶体管阈值电压。在这个领域，很多内容都是传统SoC设计师所不熟悉的。基础IP需要重新设计。看似熟悉的工具流程，背后对工具和技能有着截然不同的要求。新的挑战随之而来，这些风险甚至会让整个项目失败。

超低电压设计初探

超低电压设计的所有差异，根源都来自其定义：超低电压电路采用的VDD接近或低于工艺MOS管的阈值电压。这会带来多项关键效应。

首先自然是节能，这也是超低电压设计的核心目的。超低电压方案能够实现节能，是因为瞬时功耗与供电电压呈平方关系。因此，电路工作时的瞬时功耗，以及完成一项任务所需的能量，都能在更低VDD下显著降低。

设计师通常不会只讨论功耗，而是关注完成一次操作所需的能量，单位一般为纳焦。这是更合适的衡量指标。因为在超低功耗系统中，超低电压SoC大多会长时间保持休眠，唤醒后执行特定任务，随后再次进入休眠。这种工作模式下，峰值功耗与平均功耗无法很好地反映能耗，也就无法体现电池寿命或是能量采集源的消耗情况。

但这种能量优势伴随着挑战。在阈值电压附近，MOS管栅极对沟道电流的控制能力很弱。漏电流会偏高，导通电流ION与关断电流IOFF之间的差值很小。

在每条信号链路的各级电路以及整个时钟树中，稳定维持高低电平（逻辑1和逻辑0），就成了设计团队的核心工作。高低电平之间的余量本就很小，各类因素还会进一步破坏它。互连寄生参数、噪声和工艺偏差，都可能造成电路无法稳定工作。因此超低电压设计需要采取特殊手段。

基础IP

设计师最先遇到的难题之一：绝大多数超低电压设计，无法直接使用传统低功耗工艺库。标准库里的单元可能针对性能或版图密度做了优化，但并未考虑超低电压工作场景。库内部分单元，即便在理想条件下，也难以区分逻辑1和逻辑0，很容易失效或工作不稳定。再叠加寄生参数、噪声与工艺偏差，标准单元库将无法正常工作。我们需要全新的定制单元设计。

除此之外，部分单元（例如高扇入门电路）虽然功能正常，但延迟过大，失去实用价值，这类单元需要从工艺库中剔除。还有一些单元，尤其是超低电压电平转换器，必须按照项目所需的特定电压范围来定制设计。

静态随机存储器（SRAM）是另一大难题。标准6T SRAM单元在超低电压下通常无法可靠读写。增加定制辅助电路，或是单纯增大存储单元面积，都能改善这个问题。双轨设计的效果更佳（图1）。部分设计师会采用另一种方案：把SRAM做成高压域，外围搭配电平转换器，以此规避该问题，代价是牺牲能效，换取设计简化。

图1：双轨SRAM设计，存储阵列采用高压，外围电路采用超低电压，字线路径上设置电平转换器

精细化特性表征

能在超低电压下工作的单元只是必要条件，远不足以完成设计。传统方式仅选取少数工艺角做延迟建模，完全无法完成超低电压设计的时序收敛。在该电压区间，延迟会随电压呈指数变化，且分布往往不符合高斯分布。如果沿用少数工艺角的传统方案，会产生过大的设计余量。

我们发现，对基础工艺库做精细化特性表征时，电压步进最大不能超过50毫伏，很多场景下需要更小步进，这是最低要求。采集到的数据需要采用LVFM（带矩量的Liberty变化格式）这类高级格式存储。借助这些数据，统计时序工具可以基于成品系统的目标供电电压范围，生成不过于保守的设计余量。

简言之，基于成品系统的目标供电电压范围，得到不过度保守的设计余量（图2）。

图2：数据需要采用LVFM这类高级格式保存，让统计时序工具生成不过度保守的设计余量

设计团队需要明确：超低电压SoC设计，必须使用定制超低电压基础工艺库，并在预期工作电压范围内完成极高精度的特性表征。

工具流程

好在超低电压SoC设计可以使用兼容LVFM格式的主流综合、布局布线工具（图3）。但标准流程依然要求设计师掌握额外的超低电压相关专业知识。例如，综合工具需要支持定制超低电压工艺库。

图3：商用工具必须具备关键的超低电压设计相关能力

所有工具都要意识到：在超低电压场景下，受寄生阻抗与噪声共同影响，时序对布线路径极其敏感。静态时序工具必须支持工艺偏差感知，并且能够读取LVFM数据，充分利用工艺库精细化表征结果，尽可能压缩设计余量。

噪声问题也需要重点关注：串扰、电源瞬态噪声，甚至衬底噪声。这考验设计师的版图规划能力，以及引导布局布线工具预判、规避噪声源的能力。

收尾环节

超低电压SoC设计想要完成签核，还需要额外工作。并且芯片流片后的调试与量产测试，在超低电压场景下也有特殊要求。测试设备需要在低电压下保持高精度，同时测试环境本身要低噪声。因此负载板设计必须格外留意漏电流与寄生参数。

在芯片评估和量产测试阶段，要重点关注全工作电压范围内的上电复位序列，超低电压设计的上电复位模块尤其容易出问题。超低电压电平转换器也需要仔细测试。

最后，外包半导体封装测试（OSAT）厂商或内部测试部门，必须采用先进的分档策略。超低电压条件下，即便是同一晶圆，工艺偏差也十分显著。因此需要开展精准的电压 - 速度分档（图4），区分出可以在全部目标电压区间满足指标的芯片，和仅能在更高电压下正常工作的芯片。

图4：精准电压分档，可以筛选出在全目标工作区间满足指标的芯片，剔除仅高压可用的芯片