AI硬件下半场：拼的不是算力，是能效

近日，多名研究人员在活动中阐述了行业对半导体技术路线图思路的转变。短期行业面临三大核心难题：高效供电、低能耗数据传输，以及解决高负载持续运行系统的散热问题。

法国原子能委员会电子与信息技术实验室（CEA-Leti）首席技术官兼副首席执行官Jean-René Lèquepeys接受采访时表示，算力系统规模扩张，必须重构整体设计思路。“如若不然，设备能耗会居高不下，长期来看成本高昂且不具备可持续性。”

德国微电子研究工厂（FMD）董事总经理Stephan Guttowski从系统集成维度得出了相近结论。他表示：“微型化确实能在芯片层面降低功耗，但仅靠这一点远远不够。想要彻底解决能耗难题，系统层面还需完成大量技术突破。”

AI产业爆发，能耗成为性能天花板

大型AI系统不只是单纯追求算力，还需要高带宽内存、处理器高速互联链路、高效电源转换、高密度封装，以及可应对高热流密度的散热方案。随着系统接入更多GPU、CPU实现扩容，数据传输、加速器供电产生的能耗成本，将与加速器硬件本身同等关键。

Lèquepeys称，过去一年最出人意料的变化，是数据中心一跃成为半导体核心应用市场。但他同时警示，当前AI基础设施的商业盈利模式十分脆弱。“现阶段数据中心很难实现盈利，核心原因是电费开支巨大，同时还需要采购昂贵的GPU、配套散热设备与功率器件。”

Guttowski同样对AI产业的爆发规模感到意外。作为硬件领域从业者，他未曾预料软件行业的飞速发展会直接催生海量微电子硬件需求。这也意味着，AI将推动微电子器件集成进更多类型的设备与组件中。

软件催生的硬件需求，如今已经触及硬件部署的物理极限。Guttowski表示，若微电子系统无法降低自身功耗，数据中心规模扩张将难以为继；否则散热需求会随算力同步线性增长。

硬件行业由此形成清晰共识：系统层面的能耗瓶颈，正在持续限制AI算力扩容。

能耗难题根源，核心在于数据搬运

Lèquepeys分析，大语言模型（LLM）负载下，包含内存读写在内的数据搬运环节能耗占总功耗约40%，互联线路占30%；实际运算仅占10%，电源转换与散热各占10%。他特别说明，该比例会随业务负载变化；高性能计算类场景中，运算与数据搬运能耗占比均接近25%。

但行业统一趋势十分明确：AI系统规模越大，数据传输与互联链路带来的能耗压力就越高。目前AI业务普遍存在内存瓶颈——即便处理器算力充足，也会因数据供给速度不足，无法跑满全部性能。

系统能耗拆解模型

解决思路：缩短数据传输距离

Lèquepeys指出，高带宽内存（HBM）、3D集成、近存计算、存内计算等技术，都能缩短存储与计算单元的物理距离。3D集成依靠垂直短路径传输替代传统长距离横向布线，显著提升能效；存内计算更进一步，从根源减少数据搬运需求，代价是需要更大容量存储、全新编译器与任务调度架构。

HBM已是AI加速器标配，依靠垂直堆叠DRAM裸片，拉近内存与处理器距离。长期技术路线方面，阻变存储器（RRAM）潜力突出：交叉阵列架构可依靠模拟计算完成矩阵向量运算，具备低功耗、大规模并行运算优势；但仍存在器件一致性、计算精度、读写耐久度、编程控制等多重技术挑战。

Guttowski补充，封装技术升级同样至关重要。芯粒、2.5D集成、3D堆叠可将不同功能芯片近距离集成，缩短数据传输路径，催生全新系统架构。但这类方案从设计初期就必须同步考量热、机械、电磁兼容多重问题。

光通信是数据传输技术路线的另一重要分支。Lèquepeys表示，芯片内部、封装内短距离场景，电学互联依旧更有优势；光路配套需要激光器、调制器、光电探测器，成本与复杂度更高。但在封装间、板卡间、机柜间传输场景，电学链路需要均衡器、重定时器，发射功耗持续攀升，光互联的优势逐步凸显。

机柜级及更远传输距离下，光通信具备压倒性优势，核心衡量指标为每比特传输能耗。硅光方案单比特能耗区间为3~10皮焦；基于氮化镓微型LED的光路方案可降至0.5皮焦左右。

供电与散热，成为芯片架构原生设计环节

能耗壁垒不只源于数据传输，高效向处理器输送电力同样是一大难题。

Lèquepeys介绍，电源转换最大损耗出现在末级降压环节：将54伏直流电压降至约0.7伏为AI处理器供电。依托新型功率器件与转换器架构，可在功率密度超200瓦/立方厘米前提下，实现96%转换效率。

宽禁带、超宽禁带半导体材料是这条技术路线的核心支撑。氮化镓、碳化硅已广泛用于高频、大功率转换；氧化镓、金刚石、氮化铝作为远期材料，可适配更高电压、更高工作温度、更高开关频率，同时降低漏电流损耗。

AI数据中心普遍采用数百伏高压直流配电，以此减小线路电流、降低线缆损耗。但电压越靠近芯片，降压转换难度越大。机柜功率持续提升后，转换器效率、功率密度与散热三者深度绑定，无法拆分设计。

Guttowski提出，基板不应仅作为被动承载载体。借助嵌入式工艺，电压调节器、无源元器件可直接布置在有源芯片下方；背面供电方案也将拓展全新封装设计思路。“核心目标是尽可能减少电力输送至芯片途中的损耗。电源转换模块分布式布局越多，线路损耗越低，但这对整体架构设计提出更高要求。”

这类架构设计同时涉及器件可靠性。电气、热、机械设计必须深度耦合，规避高温、应力带来的各类失效模式；散热方案也需要向芯片内部贴近式设计演进。

技术路线转向：系统与工艺协同优化（STCO）

Lèquepeys规划的低功耗算力技术路线覆盖15大创新方向：新型存储、3D异质集成、光互联与射频链路、宽禁带功率器件、全新计算范式、专用加速器、创新芯片架构、高能效电源转换器、轻量化算法、AI驱动电子设计自动化（EDA）工具，以及系统工艺协同优化。

攻克数据中心能耗瓶颈所需突破的15大技术领域

“单一技术无法独立解决能耗问题。新型存储器、3D集成、光互联、新一代功率器件、转换器拓扑、神经形态计算、模数混合运算、轻量化算法必须协同发力。”这也凸显了Guttowski提出的系统工艺协同优化（STCO）的核心价值。若目标是降低整机总功耗，处理器、内存、互联、封装、供电、散热不能分开独立优化——单一模块性能提升，只会将性能瓶颈转移至其他环节。

Guttowski认为，未来设计流程需要打通电气、热、机械、几何尺寸、成本、可靠性、安全多维度仿真模型、数据与工具。STCO并非取代现有计算机辅助设计（CAD）软件，而是通过统一数据接口打通各类工具，方便工程师在整机层面完成多维度取舍权衡。

综上，下一代AI硬件的竞争核心，不再只是追求更快的加速器，而是衡量系统每瓦算力产出的有效运算量：缩短数据传输路径、存储与计算就近布局、高效电力输送，同时将封装、基板、互联、散热作为芯片原生架构统一设计。