半导体行业的下一个核心议题：HLSI

数十年来，半导体行业始终沿着同一条发展路径稳步前行：缩小晶体管尺寸，在单颗芯片上集成更多晶体管，设备就能运算更快、体积更小、能效更高。但如今人工智能正把这条单一通道，变成一张庞大繁杂的综合交通网络。

人工智能算力负载和以往计算任务截然不同，它会同步拉高算力、内存带宽、互联传输能力与供电需求。解决一处瓶颈往往会暴露另一处短板，这迫使工程师对整套系统做全局优化，而非只优化单个元器件。

数据需要在处理器、内存堆叠、光子互联线路、供电电路和散热系统之间持续流转，且常常需要跨多层硅结构传输。行业面临的难题早已不只是制造速度更快的晶体管，而是在日趋复杂的系统中统筹调度数据、电力与热量的流转。

imec表示，这场变革正推动半导体行业跳出传统片上系统（SoC）框架，迈入其命名为大规模异构集成（HLSI）的全新时代。

所有应用领域均已采用超越传统SoC的异构集成计算系统。

“我们不必强行延续摩尔定律，”imec研发副总裁Julien Ryckaert在接受采访时表示，“摩尔定律的核心只是单位成本换取更强算力，实现这一目标还有其他路径。”

Julien Ryckaert认为，行业解法并非单一突破性技术，而是逐步具备将多种专用技术融合为一套完整系统的能力。“行业规则已经改变，”他说道，“如今我们能够融合四五种不同技术，那我们该如何重新设计整套计算系统架构？”

这场行业转型很大程度得益于3D集成与混合键合技术的进步。随着互联密度持续提升，堆叠裸片之间的数据传输损耗逐步接近单片芯片内部互联水平，设计人员得以灵活地将系统功能拆分至多层结构。

“依托3D工艺与背面工艺的发展，两块裸片之间的互联精细度，已经能达到同一块芯片内部器件互联的水准，”Julien Ryckaert称，“芯片间数据传输几乎不再产生能耗，这直接彻底打破了SoC设计范式。”

芯片设计厂商不再单纯扩大单芯片平面面积，转而向垂直空间拓展，将各类专用功能裸片层层堆叠，依靠高密度垂直互联通道实现信号互通。

“封装将成为新一代芯片本体。”Julien Ryckaert说道。

楷登电子的跨技术协同优化（XTCO）框架针对复杂多裸片先进封装，围绕五大核心维度实现全栈设计效率提升：传输层提速、降低供电损耗、提高热设计功耗、优化计算效率、提升内存数据流效率。

制造端转向系统级优化

大规模异构集成（HLSI）的发展对芯片制造影响深远。过去数十年，半导体创新主要聚焦晶体管技术、光刻与制程微缩。上述领域依旧关键，但厂商愈发意识到，未来技术进步将来源于多种工艺技术的融合集成方案。

台积电将这套思路定义为系统工艺协同优化。台积电发言人表示：“晶体管微缩的研发难度持续加大，成本也不断攀升，但裸芯片永远是台积电创新的核心阵地。”

该企业透露，目前仍在持续研发CFET晶体管、新型沟道材料与先进互联架构。与此同时，台积电提出，未来创新将越来越依赖在同一平台整合多种不同技术。

一款概念芯片，台积电表示其在单一封装内集成了旗下几乎所有先进封装技术。

“这套方案立足于系统层面，能把产业链各类参与者汇聚至同一产业生态，”台积电发言人表示，“系统工艺协同优化打开了全新赛道，行业涌现出大量全新思路与创新成果。”

这一发展愿景与imec提出的HLSI框架高度契合。当被问及HLSI是否契合台积电对未来AI基础设施的判断时，该企业以单封装集成内存、光子器件、芯片堆叠、先进封装的系统方案作为佐证。

“这正是系统工艺协同优化的典型范例。”台积电发言人评价道。这一趋势已在高端AI硬件中落地显现。设计人员将更多算力、内存、互联模块集成至一套系统，封装尺寸随之持续增大。铜基互联面临功耗与带宽瓶颈，光子互联接口也逐步向处理器靠拢。

台积电表示，相比传统铜线互联，其共封装光学技术可大幅降低传输延迟、提升能效，目前该技术已进入量产阶段。

这意味着，未来性能提升与制程演进将更多在系统层面实现，而非局限于单颗裸芯片内部。

设计工具必须同步迭代

如果把HLSI比作搭建一座垂直立体城市，配套设计软件也必须同步革新。过去，EDA工具依靠分层抽象机制简化复杂设计流程，设计人员可在相对独立的模块内分别优化晶体管、芯片、封装与整机系统。而异构集成打破了各模块之间清晰的边界。

“数十年来，我们依靠分层抽象机制承载日益复杂的芯片设计，”楷登电子解决方案营销总监Rob Knoth向表示，“如今我们需要跨多层结构开展一体化协同优化。”

在HLSI系统中，散热特性会影响元器件布局；内存架构决定封装方案；光子器件约束系统布线；供电设计需要与计算架构同步调试。整套设计流程各环节深度耦合、相互制约。

“行业研发重心，已经从单芯片优化转向全系统优化。”Rob Knoth说道。

芯片物理设计就是典型例子。传统布局布线工具基于二维平面XY坐标开发，而新一代3D堆叠系统新增第三维优化维度，倒逼EDA厂商重构行业底层核心算法。

楷登电子XTCO框架清晰体现行业转变：抛弃传统线性串行设计流程，转向并行协同设计模式。整套设计方法以算力负载为核心，实现系统架构、裸片分区、逻辑综合、布局布线、供电、散热等多变量联动优化。

与此同时，设计人员需要同步模拟硅芯片、封装、光子器件、散热、机械结构之间的相互作用。

这项挑战早已超出几何布局范畴。在高度异构的系统中，散热、光子器件、封装工艺、硅芯片特性彼此相互影响。Rob Knoth称：“物理规律不会按照人为划分的抽象分层边界独立运作。”

系统复杂度持续走高，也让仿真与自动化工具的价值愈发凸显。AI系统架构复杂度暴涨，传统工程团队人力规模难以同步跟进。因此行业开始将AI嵌入EDA工具，自动化完成大量原本需要扩充大量人力才能落地的设计工作。

颇具反差的是，催生系统复杂难题的人工智能，恰恰也是解决该难题的工具。半导体系统复杂度不断攀升，AI正被用于自动化完成部分设计流程，形成闭环：一方面AI算力需求推高行业集成设计难度，另一方面AI工具又辅助工程师落地系统优化方案。

内存成为全新竞争赛道

如果说HLSI转型带来变革最显著的领域，那必然是数据存储与数据传输。传统内存层级架构围绕CPU计算设计，而AI算力负载对系统提出全新需求，倒逼行业研发新型架构与专用集成方案。

“现有内存产品均基于CPU运算逻辑开发，并不适配这类AI系统，”Julien Ryckaert称，“当下行业需要全新内存设计思路，尽可能提升数据在运算单元与存储单元之间传输的效率。”

行业核心议题已然改变：不再是单颗芯片能够集成多少晶体管，而是如何在高度异构的整套系统中高效统筹算力、内存、供电与互联传输资源。

过去五十年，行业深耕超大规模集成电路技术；而下一阶段的核心课题，是实现规模化异构工程落地。巧合的是，人工智能既是推动这场产业转型的根本动因，也将成为落地转型的核心工具之一。