三星规划2030年推出增强版SF1.4工艺

三星电子重申，计划2029年实现1.4纳米工艺量产，确认了其去年更新的技术路线图。

7月1日，在首尔三星电子瑞草总部举办的SAFE（三星先进晶圆代工生态系统）论坛上，三星晶圆代工设计平台开发团队副总裁Shin Jong-shin表示，面向头部客户的SF1.4工艺正稳步推进，将在2029年实现量产。“SF1.4工艺研发进展平稳，目标2029年向核心客户交付量产产能，基于SF1.4迭代升级的增强版工艺SF1.4+，计划于2030年实现量产。”

SAFE论坛是三星面向晶圆代工生态合作伙伴举办的年度活动，企业会在会上公布最新制程路线与设计生态战略。三星曾在2022年三星晶圆代工论坛（SFF）上提出，2025年实现2纳米工艺量产、2027年落地1.4纳米工艺。该公司2024年称1.4纳米节点研发进度符合预期，但于去年将量产目标调整至2029年。

三星1.4纳米工艺2029年量产的规划，晚于台积电，台积电计划2028年量产A14系列工艺，但整体与英特尔的路线图基本同步。英特尔计划2028年启动14A工艺试产，2029年转入全面量产。据悉，三星近期已向海内外合作厂商提出需求，启动配套工艺设备的预研开发。相关设备后续将运入三星新一代半导体研发基地NRD-K，用于工艺研发。业内消息称，三星电子近期向应用材料、泛林半导体等头部半导体设备厂商同步了1.4纳米工艺规划，并同步委托厂商开展配套设备前置开发。

SF是三星晶圆代工的制程命名体系，数字代表工艺节点，后缀加号（+）代表增强版本。Shin Jong-shin介绍，带“+”后缀的工艺可在沿用现有知识产权（IP）体系的基础上，结合设计工艺协同优化（DTCO）与额外工艺改良，提升良率与芯片PPA（功耗、性能、面积）指标。

三星表示，随着制程节点持续微缩，设计工艺协同优化（DTCO）的重要性将持续提升。愈发复杂的互联结构、严苛的设计约束，要求制造工艺与芯片设计同步协同优化。“从SF2迭代至SF2P时，芯片功耗降低26%、运行频率提升15%，其中超半数优化收益来自DTCO技术，”Shin Jong-shin说道。

三星同时公布了扩充片上静态随机存取存储器（SRAM）容量的战略，以此强化自身AI芯片竞争力。Shin Jong-shin提到，英伟达Rubin GPU单颗裸片集成约128兆字节（MB）SRAM；三星4纳米工艺新近流片的一款语言处理单元（LPU），片上SRAM容量超500MB。“未来这一趋势还会进一步加剧，”他表示。Shin Jong-shin所提及的4纳米LPU，业内普遍认为是Groq研发的处理器。

SRAM是一种通电即可持续保存数据的存储技术，不同于DRAM，无需定期刷新，运行速度更快。在芯片内部集成大容量SRAM能够减少数据传输开销，同步提升AI计算性能与能效。

三星还发布了下一代2纳米完整技术路线，平台将依次迭代SF2、SF2P、SF2P+、SF2X四代工艺。其中SF2P+目标2027—2028年量产，后续推出专为人工智能（AI）与高性能计算（HPC）场景优化的SF2X工艺。三星称，未来各代工艺将最大限度兼容现有IP资产，方便客户复用过往设计成果。

三星现场展示了与本土设计解决方案合作伙伴（DSP）的合作成果：ADTechnology正在基于三星2纳米工艺打造AI基础设施平台；Gaonchips依托2纳米节点开展AI与高性能计算项目研发；CoAsiaNexell推出面向高带宽内存（HBM）与高速接口的先进封装平台；Semifive正在开发基于3D集成电路的逻辑与内存集成方案；Rebellions展出旗下AI加速器REBEL-100，该芯片现已采用三星4纳米工艺量产，企业表示，三星晶圆代工的制造能力与设计生态为这款芯片的研发、商业化落地提供了关键支撑。