围绕Chiplet，Cadence推出合作伙伴生态系统

今日，Cadence宣布推出 Chiplet 规格到封装部件生态系统，旨在降低工程复杂性，并加快面向物理 AI、数据中心和高性能计算 (HPC) 应用的 Chiplet 开发客户的产品上市时间。

Cadence 的 Chiplet 规格到封装部件生态系统降低了工程复杂性，并加快了面向物理 AI、数据中心和 HPC 应用的 Chiplet 开发客户的产品上市速度

首批加入 Cadence 的 IP 合作伙伴包括 Arm、Arteris、eMemory、M31 Technology、Silicon Creations 和 Trilinear Technologies，以及硅分析合作伙伴 proteanTecs。为了帮助降低风险并简化客户采用流程，Cadence 正与三星晶圆代工合作，在三星晶圆代工 SF5A 工艺上构建 Cadence 物理 AI 芯片平台的硅原型演示，该原型包含预集成的合作伙伴 IP。

Chiplet是异构集成的基本单元，异构集成是指将多个芯片组组装成单个设备或系统的过程。这些芯片组包含各种产品组件，包括计算模块、图形模块、存储器和高速 I/O 外设接口。还可以集成其他元件，例如被动元件和传感器，从而创建系统级封装 (SiP)。制造商无需重新设计整个组件即可轻松更换或升级单个芯片，从而将不同的功能（例如处理能力和内存）集成到单个封装中。此外，这种策略有助于降低生产成本，并促进半导体技术的创新。

Cadence 和 Arm 延续了双方长期以来的紧密合作，携手加速物理和基础设施人工智能应用领域的创新。Cadence 将利用先进的 Arm Zena 计算子系统 (CSS) 和其他关键 IP，增强其物理人工智能芯片平台和芯片框架。由此产生的全新 Cadence 解决方案能够满足汽车、机器人和无人机等应用领域严苛的下一代边缘人工智能处理需求，以及数据中心、云计算和高性能计算 (HPC) 应用对基于标准的 I/O 和内存芯片的需求。此次合作将降低工程复杂性，为客户提供一条低风险的先进芯片部署路径，并为构建更智能、更安全、更高效的系统铺平道路。

Cadence计算解决方案事业部副总裁David Glasco表示：“Cadence全新的芯片生态系统是芯片赋能领域的一个重要里程碑。在设计日益复杂的今天，多芯片和基于芯片的架构对于实现更高的性能和成本效益至关重要。Cadence的芯片解决方案能够优化成本、提供定制灵活性并实现可配置性。通过将我们丰富的IP和SoC设计经验与来自我们强大的合作伙伴生态系统的预集成和预验证IP相结合，Cadence正在加速基于芯片的解决方案的开发，并帮助客户降低风险，从而更有信心地快速实现其芯片目标。”

Cadence 构建了基于规范的自动化流程，用于生成芯片框架架构，该架构融合了 Cadence IP 和第三方合作伙伴 IP，并具备芯片管理、安全和保障功能，所有这些都由先进的软件提供支持。生成的 EDA 工具流程可与 Cadence Xcelium 逻辑仿真器无缝仿真，并与 Cadence Palladium Z3 企业级仿真平台实现仿真，而物理设计流程则采用实时反馈，从而实现高效的布局布线周期。最终生成的芯片架构符合相关标准，确保在整个芯片生态系统中具有广泛的互操作性，包括符合 Arm 芯片系统架构和未来的 OCP 基础芯片系统架构。Cadence 的通用芯片互连高速 (UCIe) IP 提供符合行业标准的芯片间连接，而全面的协议 IP 产品组合则支持快速集成 LPDDR6/5X、DDR5-MRDIMM、PCI Express (PCIe) 7.0 和 HBM4 等前沿接口。

Cadence 基础系统芯片的早期原型（该芯片是 Cadence 物理 AI 芯片平台的一部分，并融合了 Cadence 芯片框架、UCIe 32G 和 LPDDR5X IP）已经过完整的硅验证。

随着对专用计算能力的需求持续增长，Chiplet的未来发展前景广阔。

“随着汽车、机器人和其他新兴应用领域对计算能力的需求激增，业界需要可扩展的解决方案，这些方案能够从设计之初就提供更高的性能、更高的效率和功能安全性，”Arm物理人工智能业务部产品与解决方案副总裁Suraj Gajendra表示。“通过利用Arm Zena CSS，Cadence的芯片平台将满足下一代智能系统的需求，从而推动物理人工智能的发展，加速芯片的普及应用，并帮助客户降低设计复杂性。”