三星将用4nm制程工艺量产HBM4

三星电子（Samsung Electronics Co.）计划利用其4nm代工工艺大规模生产下一代高带宽存储器（HBM），这是为人工智能设备提供动力的核心芯片，以对抗该领域更大的竞争对手SK海力士公司和台积电（TSMC）。

业内消息人士周一表示，三星将利用4nm代工工艺制造第六代HBM4芯片的逻辑芯片。位于芯片堆栈底部的逻辑芯片是控制 DRAM 的 HBM 芯片的核心组件。

存储芯片制造商已经为HBM3E等现有产品制造了逻辑芯片，但第六代型号需要经过代工工艺，因为它配备了客户所需的定制功能。

4nm节点是三星标志性的芯片代工制造工艺，良率超过 70%。该公司将该工艺用于 Exynos 2400 芯片组，这是其旗舰 AI 智能手机 Galaxy S24 系列的大脑。

“4nm工艺比7nm要贵得多，但在芯片性能和功耗方面明显优于它们，”一位业内人士说。“三星使用 10nm工艺制造 HBM3E，旨在通过应用 4nm 工艺在 HBM 领域占据王位。”

台积电成立团队布局FOPLP，规划建立小量试产线

业界消息指出，台积电已就FOPLP（扇出型面板级封装）正式成立团队，并规划建立mini line（小量试产线）。

FOPLP采用大型矩形基板替代传统圆形硅中介板，封装尺寸大，可提高面积利用率降低单位成本，弥补当下CoWoS先进封装产能不足的问题。

6月份有知情人士透露，台积电目前正在试验的矩形基板尺寸为510mm×515mm，可用面积是目前12英寸圆形晶圆的三倍多。虽然该研究处于早期阶段，可能需要“几年”才能商业化，但它代表了台积电的重大技术转变，此前台积电认为使用矩形基板太具挑战性。

据悉，台积电于2016年开发命名InFO（整合扇出型封装）的FOWLP（扇出型晶圆级封装）技术，用于iPhone 7系列手机的A10处理器，之后封测厂便积极力推FOPLP方案，希望用更低的生产成本吸引客户，但在技术上一直无法完全突破。因此，目前在终端应用上FOPLP仍停留在成熟制程、如电源管理IC等产品。

分析称，台积电发展的FOPLP可被认为是矩形的InFO，且具有低单位成本及大尺寸封装的优势，在技术上可进一步整合台积电3D fabric平台上其他技术，发展出2.5D/3D等先进封装。也可以被认为是矩形的CoWoS，目前产品锁定AI GPU领域、客户是英伟达。如进展顺利，2026年~2027年间或许就会亮相。