台积电先进封装SoIC再添大客户，苹果将采用

据中国台湾业界消息，台积电先进封装3D平台SoIC（System on Integrated Chips）再添重量级客户，苹果将大规模采用，预计2025年放量。如果消息属实，这将是继AMD之后，台积电该技术获得的又一大客户订单。投资机构看好台积电先进封装放量，预计将带动基板厂商如欣兴，以及封测厂商同步受惠。

根据台积电官方介绍，其3D封装（3D Fabric）平台包含三大部分：CoWoS、InFO以及TSMC-SoIC。目前，产能吃紧的是CoWoS，台积电除了扩充自身工厂外，也与第三方封测厂合作。至于台积电SoIC封装产能，早已定下长期发展计划，预计2026年产能将比2022年扩大20倍以上。

台积电SoIC的重要应用包括AMD Instinct MI300系列芯片，不仅采用台积电5nm制程工艺，还采用台积电3D Fabric平台多种技术组合，如将5nm GPU小芯片与CPU等进行整合，采用CoWoS封装方式。

虽然台积电此前一贯表示不评论单一客户消息，但业界消息称，苹果有意在下一代M系列芯片中导入台积电相关封装技术，甚至不排除移动端A系列处理器也将采用。

SoIC究竟是什么？

2018年4月的美国加州圣塔克拉拉第二十四届年度技术研讨会上，台积电首度对外界公布了创新的系统整合单芯片(SoIC)多芯片3D堆叠技术。

据介绍，SoIC是一种创新的多芯片堆叠技术，是一种晶圆对晶圆的键合技术，SoIC是基于台积电的CoWoS与多晶圆堆叠(WoW)封装技术开发的新一代创新封装技术，这标志着台积电已具备直接为客户生产3D IC的能力。

根据台积电官方介绍，SoIC服务平台提供创新的前段3D芯片间堆叠技术，用于重新集成从片上系统（SoC）划分的小芯片，最终的集成芯片在系统性能方面优于原始SoC，并且它还提供了集成其他系统功能的灵活性。相较2.5D封装方案，SoIC的凸块密度更高，传输速度更快，功耗更低。

台积电指出，SoIC服务平台可满足云，网络和边缘应用中不断增长的计算，带宽和延迟要求。它支持CoW和WoW方案，而这两种方案在混合和匹配不同的芯片功能、尺寸和技术节点时提供了出色的设计灵活性。

2020年，台积电宣布将其2.5D和3D封装产品合并为一个全面的品牌3DFabric，进一步将制程工艺和封装技术深度整合，以加强竞争力。

3DFabric平台由SoIC(系统整合芯片)、InFO(整合型扇出封装技术)、CoWoS(基板上芯片封装)所组成，提供业界最完整且最多用途的解决方案，用于整合逻辑小芯片技术(Chiplet)、HBM、特殊制程芯片，实现更多创新产品设计。

为什么是3D封装？

3D封装的最大好处之一是缩短距离。“你可以提出一个论点，即存在二的平方根效应，”Synopsys的Aitken说。“在信号传输过程中会产生大量热量，”EV Group的Uhrmann说。对于CMOS，你充电和放电是为了存储，然后传递信息。缩小和堆叠芯片将使您能够使其更小，因此可以在第三维度传递信息。但你可能只有3D的缓冲区，而不是大型PHY和通信协议。

尺寸有两个优势——产量和占地面积。“假设在多个芯片上分布相似数量的逻辑芯片，较小对象的产量将高于一个较大对象的产量，”Aitken说。因此，你可以降低一定程度的成本。当然，你正在增加其他成本，但随着时间的推移，这些成本会下降。

从 2D 封装的角度来看，堆叠芯片可以显著减少面积。“通过堆叠，我可以在同一区域内获得三倍的逻辑量，”西门子的Mastroianni说。你最终会得到更多的逻辑。因此，您可以在该区域安装更大的马力，如果您有区域限制，则可能会降低系统成本。

异质性可能是另一个好处。“异构技术架构已经成熟，可以进行3D集成，”Lightelligence工程副总裁Maurice Steinman说。考虑混合技术组件，例如光子IC及其配套电子IC。对于其中一些集成，根本没有其他方法可以提供所需的数千个芯片到芯片互连，而不会造成大量的功耗或性能牺牲。

混合技术仍然主要是未知的领域。“如果你的设计不适合标线尺寸，那么为了能够建造更多的逻辑门，你就需要用到3D封装”Mastroianni说。但肯定有一些情况下，你可能想要混合搭配。也许你有一个真正想要的尖端技术的计算引擎，但其余的东西有很多控制，你可以在一个不那么激进的流程节点中做。

现在封装作为产业链的重要一环，已经成为各大厂商发力的重点。