0.8纳米碳膜，攻克芯片互连20年难题

随着微芯片内部晶体管持续微型化，用于连接晶体管的金属布线正日益成为芯片实现更高速度、更高能效的阻碍。布线越细，电阻就越大；而布线之间的间距缩小，相邻信号之间的干扰也会随之加剧。上述效应会阻碍数据传输、增加功耗，这就是互连瓶颈。在对数据吞吐量要求极高的人工智能处理器中，该问题尤为突出。

新加坡国立大学（NUS）的一支研究团队由设计与工程学院材料科学与工程系Barbaros Oezyilmaz教授牵头，该教授同时兼任理学院物理系教职。团队研发出一种原子级厚度的非晶碳膜，有望缓解这一瓶颈。该碳膜厚度仅0.8纳米时，介电常数（k值）仍可维持在1.35。它还可以承受强电场，并且能够阻挡铜离子渗透。

“这是一个困扰业界二十余年的材料瓶颈：晶体管技术已经发生翻天覆地的变革，但铜互连的基础架构基本没有改变。如今，它已经成为制约工艺进一步缩微转化为实际性能与能效增益的主要障碍之一。”Oezyilmaz教授表示。

现有芯片设计会使用不同材料，分别实现铜线绝缘、阻止铜向周边绝缘层扩散两项功能。如果单种薄膜可以同时实现两种功能，就能够留出更大空间制作更宽的铜线。铜线更宽则电阻更低，有助于提升数据传输速度、降低功耗。该研究成果发表于《Nature Electronics》

安抚芯片的 “神经网络”

就如同神经元网络在大脑不同区域之间传递生物信号，互连结构（大多为铜质微型导线）负责芯片各个模块之间的数据传输。

为抑制密集排布的信号通路之间的相互干扰，每一根铜线都会通过名为电介质的绝缘材料与周边导线隔开。k值用来衡量材料对电场的响应程度。k值越低，相邻信号之间的非预期干扰就越小。根据行业技术路线图，当互连间距缩小至10纳米以下，就要求材料k值低于2。

左图：没有非晶碳膜保护的铜线，接触铜蚀刻剂后发生损坏；右图：覆盖碳膜的铜线完好无损。该对比证明原子级碳膜具备连续完整的防护能力。

很多超低k材料会引入孔隙来降低k值，但同时会削弱材料本身，很难制备极薄的薄膜。而致密度更高的材料强度更高，但k值往往偏高。

新加坡国立大学团队开发的碳膜属于非晶态，原子不存在规则重复的排列结构。厚度在0.8‑2.7纳米区间，k值稳定维持在1.35附近。即便厚度不足1纳米，也远优于行业指标。

“碳的很多形态都可以导电，所以乍一看，它并不适合拿来做绝缘材料。” 论文共同第一作者、新加坡国立大学设计与工程学院材料科学与工程系、新加坡国立大学先进二维材料研究中心（CA2DM）的Toh Chee Tat博士介绍，“我们薄膜内部的原子是无序排布的。这种无序结构限制电子对电场的响应能力，即便薄膜做到极薄，依旧可以维持较低的k值。”

一石二鸟，兼顾绝缘与阻挡层

低k值仅仅解决了一部分问题。长期工作下，铜会从导线扩散进入周围绝缘层，形成非预期导电通路，最终造成器件失效。芯片厂商会额外增设阻挡层（通常为氮化钽），用来约束铜。但阻挡层会占用导线本就有限的空间。

加速测试表明，厚度仅0.8纳米的碳膜就可以阻挡铜的渗透。在典型工作电场下，该薄膜的预测失效时间超过行业10年使用寿命标准，是氮化钽对应预测寿命的100倍以上。

“这层薄膜在同一层内同时实现低k绝缘与铜阻挡双重功能。” 论文共同第一作者、新加坡国立大学物理系高级研究员、先进二维材料研究中心（CA2DM）的Artem Grebenko博士补充道，“在如此微小的尺度下，零点几纳米都至关重要。把两种功能合二为一，就可以为铜线本身腾出更多空间。”

该碳膜丧失绝缘能力前，可承受28‑31兆伏每厘米的电场强度，约为非晶氮化硼公开测试数值的四倍。厚度≥1.4纳米的碳膜，漏电流可以满足低功耗晶体管的指标上限；材料硬度约100吉帕斯卡，至少是二氧化硅的十倍。

厚度1.4纳米的超低k碳膜，保形包覆钴导线以及二氧化硅基底

研究团队采用化学气相沉积工艺制备该碳膜。气体在材料表面发生反应，生成固态薄膜。整套工艺温度低于300摄氏度，可以直接在二氧化硅、铜、钴表面成膜。研究人员已经在四英寸晶圆上实现均匀成膜，图形化结构的侧壁、拐角位置也可以完成包覆。

迈向芯片量产制造

该研究建立在团队2020年发表于《Nature》的自支撑单层非晶碳相关成果之上，是新加坡国家研究基金会（NRF）竞争性研究项目的一部分。团队已经围绕这项成果布局知识产权，目前正推动该材料从实验室走向半导体制造。2026年4月，新加坡国立大学与台积电正式启动合作研发，评估该材料作为超低k绝缘层在芯片制造中的应用。三个月后，团队启动新加坡国家研究基金会中央缺口基金项目，对低温紫外辅助沉积工艺进行放大，解决集成、可靠性与量产可行性问题。

“我们下一步的目标，是把实验室性能复制到工业级晶圆上，研究如何将该薄膜整合进现有芯片制造流程。”Oezyilmaz教授说道，“依托中央缺口基金项目以及和台积电的合作，我们会测试材料长期可靠性、大规模生产的一致性，以及和现有制造工艺标准的兼容性。”