低温CMOS，实现突破

法国研究机构CEA-Leti宣布在低温CMOS技术领域取得重大突破，成功研制出完全具备功能的2.5V SOI CMOS 晶体管，其制造温度仅为 400 摄氏度。这与通常超过 1000 摄氏度的传统高温 CMOS 工艺相比，温度显著降低，同时为先进半导体制造中的3DSI技术扫除了一大关键障碍。

这一突破是在FAMES Pilot Line project实现的，该项目由欧盟支持，旨在为下一代电子产品加速研发 “超越摩尔定律”相关技术。

传统 CMOS 制造工艺需要较高的热预算，而在堆叠多层有源电路时，过高温度可能会损坏下方已制作完成的芯片层。

CEA-Leti将工艺温度降至 400 摄氏度后，新制程具备多种优势，一是可安全实现多层芯片的垂直堆叠，二是保护已制作完成的芯片层不受损伤，三是提升3D集成器件的可靠性。

这一技术使得将逻辑电路、存储器、传感器等异质组件集成到单颗芯片中成为可能，同时能保持与高温制程器件相当的性能表现。

CEA-Leti是通过NLA和SPER技术实现了这一成果。这两种技术可在不将晶圆暴露于极端高温的前提下，实现掺杂剂激活与晶体结构再生长。

研发团队在岩石中同时实现了 N 型和 P 型晶体管的制备，其电学特性与传统 CMOS 器件持平，证明了低温制程在商业应用中的可行性。

此次突破为3D集成电路开辟了新的可能性，能够支持更密集、更节能的芯片设计；高性能多层逻辑电路与存储器集成；先进传感器与射频（RF）层堆叠；人工智能加速器与高性能计算芯片。

同时，这一成果也将助力欧盟实现半导体战略自主目标，在《欧盟芯片法案》等政策框架下，强化欧洲在尖端芯片制造领域的产业生态。

FAMES 试点生产线于 2023 年启动，旨在通过整合FD-SOI平台与低温 CMOS 工艺，构建欧洲本土的3D集成产业生态。此次技术突破将加速下一代 “超越摩尔定律” 器件的研发进程，包括能够更高效处理计算密集型任务的异质化、多功能芯片。

CEA-Leti的低温 CMOS 工艺是3D芯片技术发展的关键里程碑，为更安全、更密集、更节能的垂直集成提供了可能。这一创新有望推动人工智能、高性能计算及先进传感器领域的应用发展，使欧洲在3D半导体研发领域占据领先地位。