毫米波芯片设计，取得重要突破

近日，南方科技大学深港微电子学院刘小龙课题组在毫米波通信芯片设计领域取得重要突破，相关研究成果被国际顶级期刊IEEE TMTT和IEEE TCAS-I录用。指导的21级本科生获得2025年IEEE UCMMT会议最佳学生论文奖提名。

其中，在毫米波低噪声放大器芯片领域，研究团队基于多线圈耦合的输入匹配带宽扩展技术，并针对毫米波低噪声放大器的输入与极间匹配网络，提出一种新型协同设计方法；在毫米波振荡器芯片领域，研究团队提出了一种无需二次及三次谐波调谐的毫米波振荡器，提升了相位噪声性能。通过采用多线圈耦合变压器组成的谐振腔，实现了三次谐波频率下的差模谐振展宽；在宽带毫米波低噪声放大器设计领域，研究团队基于CMOS工艺实现了一款宽带毫米波低噪声放大器。

毫米波低噪声放大器芯片

该项目研究了一种两级低噪声放大器（LNA）的分析和设计，该放大器具有增强的宽带输入匹配带宽，并在整个工作范围内具有低平坦噪声系数。相关研究成果“A 22.4-to-35-GHz Two-Stage Low-Noise Amplifier With Triple-Coupled Transformer-Based Input Matching Technique in 65-nm CMOS” 被集成电路设计领域顶级期刊IEEE TMTT录用。论文的第一作者为刘小龙课题组2023级博士生张弼弘，通讯作者为刘小龙老师，第一单位为南方科技大学。

毫米波收发系统在K/Ka波段应用中（5G/6G毫米波通信、卫星通信和无线传感）发挥着重要作用。低噪声放大器（LNA）作为接收机的第一有源级，对接收系统的噪声系数和灵敏度起到决定性作用。随着对多频段、多标准通信需求的不断增长，高性能低噪声放大器需要在目标频段实现宽输入匹配、低噪声系数、高线性度以及足够的增益，

本研究工作提出一种基于多线圈耦合的输入匹配带宽扩展技术，并针对毫米波低噪声放大器的输入与极间匹配网络，提出一种新型协同设计方法。通过将级间负载对输入阻抗的影响纳入匹配网络的设计流程，实现了三组输入阻抗峰值，进一步拓展了输入匹配带宽。同时，借助所提出的紧凑型多线圈耦合网络，在宽频带实现了噪声抵消和噪声系数平坦化。该芯片测得的输入匹配带宽为创纪录的14.9~48.6 GHz，3-dB增益带宽为22.4~35 GHz，噪声系数为2.7~3.2 dB，输入三阶交调点为-0.7 dBm，功耗为11.3 mW。

毫米波低噪声放大器电路和芯片显微图

毫米波振荡器芯片

该项目研究提出了一种无需二次及三次谐波调谐的毫米波振荡器，提升了相位噪声性能。相关研究成果“A Class-F(23) CMOS Oscillator With Second and Third Harmonic Resonances Expansion” 被IEEE TCAS-I录用。该论文的第一作者为刘小龙课题组2024级博士生田硕，通讯作者为刘小龙老师，第一单位为南方科技大学。

作为高速无线和有线收发系统的核心模块，毫米波振荡器的频谱纯度直接影响通信质量。在低功耗约束下，如何降低毫米波振荡器的相位噪声仍是一项关键挑战。谐波整形技术通过在二次或三次谐波处产生额外的谐振峰，能够有效抑制负阻耦合对的闪烁噪声和热噪声。但是，在毫米波频段，为了实现高次谐波对准，额外引入的高损耗电容阵列会导致毫米波振荡器整体性能恶化。

通过采用多线圈耦合变压器组成的谐振腔，实现了三次谐波频率下的差模谐振展宽。因此，在无需额外使用低品质因数的开关电容阵列下，该设计可以实现基频和三次谐波对准，从而有效提升了谐振腔的品质因数。同时，采用双线圈变压器组成的谐振腔进行尾部滤波，能够在二次谐波频率下实现共模谐振展宽，进一步优化噪声性能。该毫米波振荡器芯片的调谐范围为18.5~22.4 GHz，实现了189.1 dBc/Hz的优值。

毫米波振荡器电路和芯片显微图

宽带毫米波低噪声放大器设计

该研究成果“A 23.4-to-46.6GHz CMOS LNA Using Compact Transformers for Broadband Matching and G(m) Boosting” 在UCMMT 2025上报告，并获得最佳学生论文奖提名。该论文的第一和第二作者为刘小龙课题组21级本科生王堉同和刘鉴辉，通讯作者为刘小龙老师，第一单位为南方科技大学。

面对日益增长的毫米波通信需求，本工作基于CMOS工艺实现了一款宽带毫米波低噪声放大器。通过创新性地利用电路输入端的寄生电容，在提高输入匹配带宽的同时规避了传统设计中牺牲增益与噪声性能的折中，完善了毫米波低噪声放大器的输入匹配网络模型。同时，输入级和级间耦合变压器的引入使整体电路获得了带宽拓展、增益增强和更好的噪声抑制，从而全面提升了毫米波低噪声放大器的性能。

该研究所提出的原型采用65 nm CMOS工艺实现，在1 MHz偏移时实现了18.5至22.4GHz的频率调谐范围，-110.7至-106.1 dBc/Hz的相位噪声，同时功耗为5 mW，占用0.061mm²的紧凑核心面积，对应于189.1 dBc/Hz的峰值品质因数（FoM）和194.7 dBc/Hz的FoMT。