芯片测试，跟不上AI的发展节奏

AI模型与技术路线迭代速度飞快，让行业陷入困惑：到底该测什么、何时测试，以及芯片落地后要监控哪些指标。此前，测试目标、测试节点一般由晶圆工艺和物理规律决定，测试结果具备确定性、可量化。但生成式AI落地、数据中心算力需求爆发之后，新算法与应用模式的推出，和芯片量产落地之间的时间差越拉越大。

越来越多数据中心以及边缘端的高性能处理器都采用多芯粒组装结构。这类芯片复杂度更高，设计、制造、封装、组装周期更长。往往等到芯片完成终测时，它原本面向的负载场景已经发生变化。与此同时，整个流程里的测试节点变得更多，每一轮测试都会产生海量数据。

测试本身也变得更加复杂多样。除了电性测试，还需要评估芯片的机械可靠性。AI负载会对多芯粒组件里的某些区域造成更大压力，并且随着算法、应用场景快速迭代，负载特征变化很快。这就要求更复杂的多物理场仿真，还要对处理器、内存利用率、温度梯度、数据通路吞吐量做实时监控，同时还要关注加速老化带来的信号完整性问题。

爱德万测试（Advantest）销售副总裁Scott Segura表示：“这是巨大的挑战。厂商开始在基板里集成更多有源器件，器件之间排布也更紧凑，测试节点随之增多。哪些测试往左移、哪些往右移？现在部分基板测试设备原本只用来确认接触是否良好，但功能测试正逐步下沉到基板测试环节。在裸片层面，我们还要做性能探测，温控也必须纳入管控。对于合格裸片，单颗裸片就要承载3千瓦功耗，所以现在需要对切割后的裸片单独测试。测试分工的划分方式将会改变，封装是关键。随着封装、基板以及堆叠结构里集成的器件越来越多，不同工序都需要新增测试。硅光器件现在就有五道测试节点。”

从晶圆向面板级工艺过渡之后，挑战会进一步加剧，这需要全新的设备与工艺。与此同时，原本集中在一处完成的封装组装，现在拆分到晶圆厂和外包封测厂（OSAT）两地完成。这就带来一系列难题：谁能看到哪些数据、什么时候查看、数据能在多大范围内共享给合作方。

泰瑞达（Teradyne）半导体测试事业部产品营销高级总监Jeorge Hutarte说：“测试节点分布在不同场地。例如，晶圆分选、切割裸片探测可以放在晶圆厂完成，他们有自己的数据采集流程、测试程序，并且从晶圆分选和裸片探测中收集失效机理。下一步，把计算芯粒、HBM堆叠，以及其他芯粒集成到中介层上；现在行业还在从圆形晶圆转向面板工艺，提升设备利用率，在310×310毫米面板上尽可能排布更多裸片。这类晶圆 / 面板中介层基板测试，大概率由外包封测厂完成。场地换了，测试程序、数据采集流程也不一样。前后两段测试的数据很难打通。而且在无晶圆厂模式下，除非客户拥有全部权限，否则各方不会主动共享数据。”

图1：不断演变的测试策略与新增测试节点

测试复杂度持续攀升

2022年11月ChatGPT推出，到智能体AI系统大规模商用，只用了两年多一点。这个时长，差不多刚好是芯片设计、验证、流片、封装，再集成到可用系统的周期。但在这段时间里，行业方案已经发生转变：从依靠大量GPU阵列做并行乘加运算，转向GPU、CPU、定制化可编程加速器组合，用来调度智能体的运行与交互。二者的优化目标、优先级逻辑完全不同，负载一变，这套层级调度方案就要重新评估。

云厂商和大型芯片厂商一直在推动EDA厂商缩短这类小型系统芯片的设计周期。但即便芯片设计周期从现在的18–24个月压缩到部分大厂目标的6个月，从流片拿到可用硅片，到新训练、推理模型上线，依然存在明显时差。如果自迭代AI技术兑现潜力，这个差距还会继续变化。

Segura介绍：“现在有些客户流片之后，把模型跑在芯片上，或是评估终端应用，最后选择不推向市场。他们会改版、迭代出新版本，堆叠内存容量、核数、缓存大小、整体架构都可能改动。面向前沿大模型训练，或是面向CPU承载其他任务，方案完全不一样。就算我们的客户，也会预判失误。走完芯片开发周期、拿到硅片、跑模型之后，才发现应用场景变了，或是内存容量不够，或是成本过高。所以他们的开发必须足够灵活。芯粒方案流行，正是因为可以灵活调整核数规模。原本规划256核，最后可能只需要192核。”

打破数据孤岛

硬件开发周期和软件迭代节奏脱节，背后原因十分复杂：算法几小时、几天就能更新，芯片架构优化却需要数年。行业目标是让每一道工艺都足够可靠，这就需要更多测试、更多数据，以及一套清晰的数据解读方案。

西门子EDA Calibre半导体研发负责人Jim Schiely说：“工具越来越多，产生的数据量也更大，还包含大量图像类高维数据。长期以来，客户自建本地系统管理版本、梳理上下文，因为大量数据分散在各处，必须追溯数据来源。”

有些场景涉及多家企业，也有一些是同一家公司内不同部门之间的协作。

最大难点之一，就是打通管控分散的数据孤岛。Schiely表示：“这里有两层问题，一是技术层面，二是数据持有方之间的合作关系。技术上，AI反而提供了解决思路。等待所有人统一数据格式耗时太久。借助AI工具，哪怕不同部门使用的数据模型略有差异，也能把这些信息链路自动转换成统一表征，这类问题有望逐步缓解。”

90年代，制造从垂直整合大厂转向晶圆代工模式之后，核心数据的归属之争就开始了。为保障设计良率，晶圆厂推出严格的设计规则。这套规则对提升良率效果显著，但也限制了设计自由度。新工艺节点的设计规则文件越来越厚，不同团队需要处理分析的数据体量暴涨。

PDF Solutions联合创始人、产品方案执行副总裁Kimon Michaels称：“数据分析不能只局限在单一小组，要扩展到全厂、全集团，最终实现跨供应链、跨合作伙伴的网络化协同分析。我们正在搭建标准化平台，高效汇聚、调取不同厂区的数据，同时做好知识产权脱敏保护。但整个行业目前还没做到。”

智能体AI带来的调度需求，进一步模糊了数据与成果的归属边界。Michaels说：“行业的难点早已不只是做出最新最优的模型，而是在跨地域的客户 - 供应商链条里，按时、按位置管控、收集、厘清模型与数据。”

这一点尤为关键，因为芯片越来越多是异构组件组装而成。

Segura提到：“基板上集成的有源器件很难直接探测，厂商开始在里面内置自测试电路（BiST）。他们需要观测不同芯粒之间的交互。不止是芯粒，基板上还会集成电感、电容、稳压电路。这些组件该如何自测？基板层面很难直接接入探测点。这些都在重塑测试思路。有些裸片内部自带CPU，已经具备老化测试自检测能力。但在无法直接探测的场景下，要么放弃测试，要么依靠片上互联电路。整个领域越来越复杂，很多方案都是边走边摸索。”

早年芯片开发成本不高、终端失效损失可控，这种模式尚可接受。但现在，搭载HBM、用于关键任务或安全相关系统的复杂芯粒组件，一旦失效，损失会急剧放大。想要规避风险，就要增加仿真、测试、在线系统分析。

Hutarte说：“部分场景下，考虑到静默数据损坏和其他潜在缺陷，还需要做系统级测试。有客户要求在晶圆分选和裸片切割之间增加晶圆级老化测试，提前筛除早期失效器件，避免后续组装进中介层堆叠结构。和移动芯片时代相比，AI加速器的区别在于：一次筛选失误，就会造成数据中心数千美元的损失。所以趋势是持续左移筛选、新增测试节点。AI时代的测试强度至少翻倍，一旦组装上机，单套设备价值可达3–5万美元。我们不能因为一颗失效芯粒，扔掉整套昂贵硬件。”

更长服役周期、持续变化的负载

因此芯片厂商越来越倾向于修复器件，而不是直接报废裸片或整片芯片；客户也希望延长芯片服役寿命。扩充数据（包括真实数据不足时使用的合成数据）能够改善现状，但海量数据也需要规划高效利用方案。

Vinci杰出工程师、半导体技术顾问Rahima Mohammed表示：“负载调度是新趋势之一。如何调度负载，避免局部过热，保障安全稳定运行？同时需要仔细评估所有应用场景。”

系统架构很多环节都有优化空间：内存访问、实时数据筛选、算力调度分配、电迁移导致通路变慢时的数据重路由等。这些决策都要兼顾定制封装内部结构变化、介质老化、散热方案性能衰减，这些因素都会长期影响系统表现。

Mohammed说：“谈到芯粒和先进工艺，晶体管如何协同工作、热源从哪里产生？分析要从纳米器件一直延伸到封装层面。芯粒集成到封装内部，和以往PCB只是叠加线路层完全不同。以前铜导线、通孔的设计可以粗略处理，现在不行。电源通路要在水平、垂直、侧向各个方向做全面推演，做大量假设验证：如果挪动金属线位置，会带来哪些影响？”

结语

测试早已不再是芯片制造里固定不变的一环。过去测试只占制造成本很小一部分，测试计划也容易预判。但先进芯片越来越多是异构芯粒与器件集成在定制先进封装里，面向特定场景、负载压力极高。测试不再是标准化流程，而是针对每一款设计定制，成本和耗时持续走高。更棘手的是，芯片的应用场景迭代极快，等到芯片完成全部测试、准备上线，它面向的需求可能已经过时。

AI可以用来设计更优秀的AI芯片，也可以整合多工序的测试数据，但想要跟上AI自身的快速迭代，难度要大得多。除非AI应用模式稳定下来，不再频繁颠覆性更新，否则芯片行业将持续面临艰难抉择：为保持竞争力，到底要做到多大程度的定制化，以及预期产品生命周期该设多久。