快速铁电电容0.6V即可翻转，适配未来存储

大多数计算机使用动态随机存取存储器（DRAM）作为主存。它的基础存储单元称为存储单元，可保存1比特信息，即0或1。每个单元包含一个用于存储电荷的电容和一个控制电荷读写的晶体管。由于电荷会慢慢泄漏，存储器每隔几十毫秒就必须刷新一次存储的数据。但随着厂商在单颗芯片上集成更多存储单元，电容尺寸不断缩小、储电量下降，可靠读取存储信息变得愈发困难。

铁电材料提供了一种方案：在不增大电容尺寸的前提下，让电容获得更多可用电荷。在这类材料内部，电极化方向可以是两种取向中的任意一种，分别代表0和1。和普通DRAM电容里的电荷不同，撤去电压后，这种极化状态仍能保留。翻转极化方向会产生额外电信号，电路可以检测到该信号。难点在于，要让极化翻转速度满足存储器工作要求，同时又不会造成材料损耗。

铁电存储器本身并不是新技术。上世纪90年代起，商用器件就开始使用锆钛酸铅这类材料，但这类材料需要相对较厚的薄膜，并且加工温度高，很难集成到尺寸持续缩小的半导体芯片中。在各类备选材料里，氧化铪锆（HZO）极具潜力，它在仅几纳米厚的薄膜中依然具备铁电特性，并且可以用成熟半导体工艺制造。厚度约5纳米时，它的极化贡献电荷量可达薄膜普通介电响应电荷量的5至10倍。

“但即便是HZO材料，同时实现低工作电压、快速极化翻转和高循环耐久度，依旧是一大难题。” 首尔大学跨校半导体研究中心博士后研究员Geun Hyeong Park博士解释道，“更快的翻转速度通常需要更高电压，而高压会加速器件老化、缩短使用寿命。”

“翻转速度还带来另一个矛盾点。” 他补充说，“更高电压能加快极化翻转，但更强电场也会加速损耗，减少材料可靠翻转的次数。研究人员将其称为速度 - 耐久度困境。”首尔大学研究团队联合汉阳大学、三星电子以及韩国其他研究机构的学者，找到了缓解这一权衡矛盾的思路。他们没有改动铁电材料本身，而是聚焦铁电层下方的金属电极。实验结果表明，对这个界面进行精细工程优化，能够大幅降低翻转所需电压，同时保留翻转速度与耐久性能。

电极优化，为下一代存储实现低压铁电翻转。左图：一层5纳米厚的氧化铪锆（HZO）夹在两层氮化钛（TiN）电极之间。对底部电极进行优化，可以降低界面氧化以及不必要的电压损耗。中图：仅施加0.6伏电压就能翻转HZO层的电极化，在两种可代表二进制信息的状态之间切换。经过优化的电容在该电压下，42.1纳秒即可完成50% 极化翻转，并且可以稳定承受6000亿次翻转循环，极化损失低于20%。右图：研究人员提出将这类电容用于类DRAM存储架构，每个电容搭配一个选通晶体管。该存储设计已经通过电路仿真验证，但还没有制作出可正常工作的芯片原型。

HZO薄膜夹在两层氮化钛电极之间。研究团队调整了底部电极的制备方式：在等离子体辅助沉积过程中使用氨气替代氮气。这改变了电极晶体的取向，得到氧化程度更低的表面。

这一改动至关重要。因为薄膜仅有5纳米厚，金属和HZO接触位置哪怕生成一层很薄的氧化层，都会消耗一部分本应用来驱动极化翻转的电压。采用氨气制备的电极，和铁电层之间形成更平滑、更薄的界面，减少了这类电压损耗。和氮气制备的对照组相比，相同HZO厚度的电容，完全翻转电压从1.2伏降至0.8伏。尺寸更小的优化器件，经过名为 “唤醒” 的初始电预处理之后，仅需0.6伏就能完成翻转，同时保持较强的极化信号。

还有一项效应带来增益。金属电极无法完全抵消极化对应的电荷，会形成一个被称为退极化场的内建电场。该电场有助于极化的初始翻转，进一步降低启动翻转所需的外部电压。

翻转速度同样表现亮眼。在0.6伏电压下，电容完成50% 极化翻转耗时42.1纳秒；电压提升至1.0伏时，该时间缩短至8.1纳秒。这里测量的是50% 极化翻转的实测时间，不等于完整存储写入操作耗时。

器件在大量循环测试下性能也保持稳定。0.6伏条件下，电容支持6000亿次翻转循环，极化衰减小于20%。

“我们的循环测试还做到了10¹² 次双极循环，期间没有发生硬性电击穿。”Park指出，“不过到这个循环次数时，0.6伏下的极化损失已经超过20% 的阈值；在1.0伏条件下，器件在1万亿次循环内仍能维持在该阈值以内。这项成果的核心，是同时实现快速翻转、低电压和高耐久度，而不是牺牲其中一项去优化另一项。”

接下来，研究团队探讨这套方案能否适配DRAM芯片里尺寸更小的电容。实验中尺寸更小的电容翻转速度更快，部分原因是其中慢速响应区域更少。已有相关研究表明，HZO的纳米尺度极化翻转和铁电畴的形成、生长过程密切相关。

研究人员推算，对于宽度仅250纳米的器件，50% 极化翻转时间预计在不到1纳秒到数纳秒区间。该估算同样针对50% 极化翻转，不是完整写入；而且尚未经过实验验证，本次测试的最小电容面积是该推算器件的400倍。

Park和论文共同作者还仿真了 “一晶体管一HZO电容” 存储单元。和依靠存储电荷工作的传统DRAM不同，这套方案把信息保存在材料的极化状态里。仿真结果显示：即便假设电容里常规电荷已经全部泄漏，极化信号依然可以提供201毫伏的读出裕量，是模型区分0和1所需最低裕量的两倍以上。但该方案存在一个取舍：读取比特时可能翻转极化状态，后续电路需要重新恢复极化。

为向可工作存储芯片推进，团队测试了15个电容共用同一个电极的结构。经过电预处理之后，器件翻转一致性良好；反复切换其中一个电容，对相邻电容影响很小。但该测试结构缺少存储器正常工作必需的晶体管。

DRAM尺度下的预估翻转速度、仿真读出性能仍有待实验验证。最重要的一点：研究人员还没有确认这类电容可以可靠保存信息的时长。

“即便如此，我们的实验证实了一件很重要的事。”Park总结道，“通过改变金属电极的制备工艺，我们把超薄铁电薄膜的翻转电压降低了三分之一，同时提升翻转速度、维持高循环耐久度。”

该成果有望催生尺寸更小、能效更高的存储单元，兼顾低压运行、高耐久度，翻转速度接近DRAM的指标。如果后续能证明长期数据保持能力可靠，这套基于极化的读出方案还有望降低频繁刷新的需求。如果能集齐这些优势，电极界面工程将成为实用化铁电存储器研发路上的重要一步。