芯片微缩技术，超越晶体管时代

2023年，当SEMICON West在旧金山召开时，半导体行业预测到2030年年收入将达到1万亿美元。三年后，该行业已经远远超过了这个数字。2026年SEMICON West重返旧金山，展位爆满，吸引了超过3万名与会者，而整个行业也面临着一个不同的问题：如何才能保持曾经设定的增长目标？

SEMI自身的预测也显示了这一增长曲线的陡峭程度。SEMI总裁兼首席执行官阿吉特·马诺查在开幕主题演讲中预测，到2030年，该市场规模将超过2万亿美元，到2035年甚至可能达到3万亿美元。在SEMI市场研讨会上，该协会预测，今年300毫米晶圆厂设备的支出将达到1490亿美元，到2029年将增至2270亿美元，仅2026年一年，就有20座新的300毫米晶圆厂或生产线开工建设。

人工智能基础设施是推动这一增长的主要动力，但电气化、自动驾驶汽车、机器人和工业自动化也在增加半导体的应用。当前这种扩张的特殊之处在于，这些芯片所支持的系统日益复杂，而非对芯片近乎永无止境的需求。

Synopsys总裁兼首席执行官 Sassine Ghazi 表示：“我们已经开始讨论如何重新设计工程，因为你需要跨多个交叉领域进行协同设计和优化。这包括物理层面、材料、工艺技术、架构、设计，以及软件和模型本身，因为模型本身定义了工作负载，而你又该如何沿着这个堆栈进行优化呢？”

在展会现场的各种演讲、小组讨论和交流中，许多问题都围绕着同一个核心展开。先进封装正逐渐成为系统架构的一部分。光子学正与计算技术日益紧密地结合，同时也带来了新的制造和测试挑战。测试、检测和计量必须能够应对更加复杂的装配和制造流程。人工智能也正从行业构建的工具转变为行业用于设计和制造的工具。这些技术本身并不新鲜，但每项技术的独立优化难度都越来越大，这或许最能清晰地表明未来几年行业的发展方向。

扩展性已成为系统级挑战

这种转变体现在从晶体管尺寸缩小和HBM到先进封装、光互连和散热等诸多讨论中，因为改进其中任何一个环节都可能将瓶颈转移到其他环节。计算能力的提升会增加内存带宽和供电的压力。将内存靠近芯片可以减少数据传输，但会导致热量集中。拆分大型芯片可以提高良率，并允许不同功能使用不同的工艺节点，但这会增加需要连接、供电、散热和测试的接口数量。

英特尔晶圆代工半导体研发副总裁拉利塔·伊曼尼表示：“封装不再仅仅是半导体创新的终点，它正日益成为系统创新的起点。”

这样一来，内存、数据传输、电源供应和散热管理就成为了架构的一部分，而不是下游考虑因素。“挑战不在于优化单个组件，”伊曼尼说，“而在于从芯片、封装到平台，对整个系统进行端到端的协同优化。”

Marvell公司负责先进封装的副总裁Nitin Deshpande在imec展会前的ITF USA活动上也表达了类似的观点。“封装正在真正成为一个系统，将计算、内存、互连、电源、散热等所有这些功能整合在一起。”

让这些部件协同工作只是挑战的一部分。更大、更复杂的封装产品还必须实现高产量、高可靠性和低成本的目标。“我们可以有非常酷的概念，但如果我们不能将这些概念大规模化，如果我们不能拥有高产、可靠的生产流程以及能够及时提供零部件的供应链，那么我们所做的一切都无法转化为一项业务，”Deshpande说道。

imec首席执行官帕特里克·范德纳米尔指出，人工智能基础设施可以通过增加加速器和机架来不断扩展，但增加硬件并非传统半导体意义上的扩展。“这些数据中心堪称工程奇迹，”他说道，“但与此同时，这并非我们半导体从业者所说的扩展。它更像是倍增。”

这种区别有助于解释为什么SEMICON West展会上许多看似独立的话题最终都指向同一个核心问题。业界并没有放弃晶体管尺寸的缩小，而是在此基础上增加了一个新的层次，在这个层次上，性能取决于如何有效地将不同的技术整合到一个功能完善的系统中。

人工智能正从助手向操作

员转变，几乎无法回避这个话题，但讨论的焦点正在转移。机器学习多年来一直应用于设计、过程控制和缺陷分类，而生成式人工智能则为复杂的工具和数据增加了自然语言访问功能。智能体人工智能更进一步，允许工程师向智能体设定目标，并让其调用其他工具、模型或智能体来实现目标。

Synopsys 的 Ghazi 说：“我们从辅助副驾驶起步，发展到生成能力，现在又发展到我们所说的长远自主代理，它不是给出提示，而是给出结果。”

当我们审视工程师们需要优化的空间规模时，智能体人工智能的吸引力就更加显而易见了。“我们优化的空间已经呈爆炸式增长，” Lam Research旗下Semiverse Solutions的首席人工智能官兼企业副总裁David Fried表示，“我们现在已经到了参数集难以处理的地步。”

例如，一台现有的Lam蚀刻机可能拥有数量级为10²³种可能性的配方空间，这远远超出了任何工程师手动探索的范围。“这正是人工智能发挥作用的地方，”弗里德说。“它能够处理庞大的多参数维度空间，以及更大的参数空间和更大的规格空间之间错综复杂的敏感性关系。”

如何根据人工智能的发现采取行动，才是讨论变得更加复杂的部分。标记异常的工艺特征与让人工智能系统修改配方截然不同，预测设备劣化与停止生产也大相径庭。Ghazi 表示，Synopsys 已经有一些项目，其中自主代理能够根据客户的规范完成经过验证的 RTL 代码。这项工作传统上需要多名工程师耗时数月才能完成。虽然在制造之前，仍然需要人工判断来定义架构并进行最终确认，但两者之间的界限正在逐渐模糊。

在制造业方面，这引发了一些问题，这些问题在未来一年可能会变得更加突出。智能体无需批准可以做出哪些决策？其约束条件有多少来自基于物理的模型，又有多少来自统计推断？自主决策需要哪些证据才能影响生产？

西部半导体展提出的问题并非人工智能是否会被用于半导体的设计和制造。这种情况已经发生。新的问题是，工程师们准备赋予人工智能多大的权力。

封装必须具备可制造性

先进封装几乎无处不在，但重点已不再仅仅是证明异构集成有效。更棘手的问题在于如何以经济高效的方式批量重复生产，同时保护组装过程中积累的价值。这正在改变“已知产品”的定义。

多年来，确保芯片质量良好一直是设计目标，因为将一颗有问题的芯片贴到好的封装上会浪费周围的所有材料。随着基板、桥接器和中间组件变得越来越复杂和昂贵，同样的道理也逐渐延伸到其他方面。

“即使桥接器只是一个只有金属线的被动元件，我们也会对其进行筛选，”英特尔院士、英特尔晶圆代工基板和先进封装技术探索总监拉维·马哈詹 (Ravi Mahajan) 表示。 “我们确保封装中使用的桥接器是已知合格的，而封装出来的产品也是已知合格的。”

马哈詹谨慎地将“已知的善”视为一种愿望，而不是绝对的真理。“你在组装过程中使用的是已知质量良好的基板，而‘已知质量良好’这个词的含义必须明确，”马哈詹说。“它并不总是完全已知质量良好，但你要尽可能多地了解它的质量。为了做到这一点，你需要添加合适的测试功能，以便尽可能地覆盖所有方面。”

日月光(ASE)也采用了类似的方法来解决这个问题。在某些扇出型电路中，互连结构可以在连接任何有源硅片之前进行全面测试。

日月光执行副总裁尹昌表示：“我们努力追求的是‘已知良好’的方法论。我们所做的每一件事，每一层材料，在安装最昂贵的部件之前，我们都能确认其质量良好。”某些硅和 HBM 组合的价值可高达 30,000 美元，ASE 广泛使用 AOI 和 X 射线，人工智能帮助区分组件之间的细微差别，这些组件可能包含多达 50 万个接头。尹昌说：“我们行业的目标是尽可能消除整个流程中的未知因素。如今成本已经太高了，我们不能随意丢弃任何东西。”

装配使这一目标变得复杂。粘合会形成在单个组件检测时并不存在界面，而热量、压力和材料相互作用会改变装配体的状态，因此有些缺陷可能要等到下一个工序才能被检测到。随着价值的增加，目标逐渐转变为如何降低不确定性，抽样计算也从维持良率所需的检测量转变为制造商能够承受多少不确定性进入下一个工序。

测试遵循系统

发展规律。同样的压力正在重塑测试，尤其是在光子器件被集成到封装中之后。数字制造测试将实际响应与预期结果进行比较，但光学器件可能会产生一系列可接受的响应，这些响应仍然需要与可能的缺陷关联起来。共封装光学器件也带来了一个物理问题。

“我们的客户对OSAT（外包半导体组装测试）厂商的要求是，能够对产品正面进行光学测试，对产品背面进行电气测试，并且希望测试效率更高，”安靠公司高级总监兼制造测试技术专家Vineet Pancholi表示。“即使平均售价很高，他们仍然希望制造测试的效率能够大幅提升。”

Pancholi说：“机械结构不同了。封装体，包括物理尺寸（x、y、z）、重量和密度——所有这些都在改变。所有方面都在改变。”当被问及这些变化是否会导致测试单元时间延长、插入次数增加，还是两者都增加时，他补充道：“所有这些都会受到影响。”

了解问题发生在哪里也越来越依赖于保留先前流程步骤中的信息。“即使你不知道它具体是哪一层，你也知道它在工艺流程的哪个环节出了问题，” Microtronic首席执行官 Reiner Fenske 说。“这真的非常重要。”

Microtronic公司在进行检测时，部分采用了历史记录的方式，保留晶圆图像，以便在后续工艺步骤中发现缺陷时进行比较。随着晶圆层数的增加，早期缺陷变得难以甚至无法辨认，这种方式的价值也日益凸显。

芬斯克说：“我们收集的信息非常有价值，吞吐量反而是次要的，但拥有历史记录才是关键。这样，六个月后，你就能准确地了解之前发生了什么。”

判断某件事物的好坏越来越依赖于上下文信息。晶圆测试结果、检测数据、组装历史以及早期芯片的插入情况都可以作为后续测试的参考，也可以作为识别工艺偏差的参考。与此同时，从原始晶圆坐标开始追踪芯片，经过重组晶圆、面板和多芯片组件，使得可追溯性变得更加困难。

测试不再仅仅是最终的合格/不合格判定，而更像是一条持续的证据链，这也将其与人工智能的讨论联系起来。人工智能可以发现这段历史中的模式，但前提是数据能够与正确的设备、流程步骤和物理环境关联起来。

光子学面临制造挑战

光子学的发展动机已十分明确。随着带宽和传输距离的增加，电互连在功率和信号完整性方面面临挑战，这促使光学器件从可插拔模块转向近封装和共封装设计。然而，光学器件与计算机的联系越紧密，问题就越会转移到半导体制造领域。

英特尔晶圆代工高级技术专家马欢表示：“对于精密键合而言，它不仅需要控制所有六个自由度，还需要在半导体制造规模上实现自动化和标准化物料搬运，从而提高产能。”同样的要求也适用于材料，材料必须在装配、回流焊和可靠性应力下保持对准，以及计量。

“对于计量和检测而言，我们如何测量那些真正能预测光学器件良率的变量？”马欢说道，“我们需要测量光学特征的几何形状、角度和位置，以及真正影响插入损耗和耦合效率的因素。共封装光学器件本身并不会因为其性能良好就实现规模化生产，只有通过先进的封装技术实现光学器件的产业化生产，才能真正实现规模化生产。”

展会现场各处都出现了类似的问题。EV Group指出，在芯片到晶圆集成过程中，测量数百个芯片上的多个对准点会带来计量和吞吐量方面的负担。Lam Research讨论了波导制造、新型调制器材料和光纤耦合。Advantest则表示，大批量测试是目前仍存在的瓶颈之一，电光探测和光连接器增加了电测试中不存在的要求。

组装在这里也会使已知良好状态变得复杂，因为对准、粘合、热处理和光纤连接可能会改变集成前符合规范的光路。

英特尔的马哈詹表示：“进入这个项目后，你对光子集成电路（PIC）和电子集成电路（EIC）的已知良好标准有所了解。最大的问题是如何确保对准？光子学中的这些工艺是不可恢复和返工的，因此我们花费了大量时间来解决组装过程中的良率限制因素。”

马哈詹认为不存在内在障碍，他指出，纤维附着这一步骤在不到十年前还被认为特别困难，但通过反复的过程学习，已经得到了很大的改进。他说：“我想不出这些流程中有什么固有的障碍。现在的问题在于如何把事情做好。”

围绕共封装光学器件的问题，不再是该技术是否可行，而是能否以半导体规模快速完成对准、检查、测试和制造。

工程领域的界限正在模糊

在SEMICON West展会上，最引人注目的是不同领域的讨论频繁交叉融合。封装决策演变为散热决策，存储器布局演变为功耗决策，光子学演变为封装和测试问题，检测演变为数据问题，制造数据演变为人工智能问题。传统的工程边界在组织层面仍然存在，但它们越来越无法准确描述物理系统。

英特尔的伊曼尼在主题演讲中将这种应对措施描述为从设计技术协同优化转向系统技术协同优化，其中芯片、封装和平台被放在一起考虑。“一项优秀的技术可能是一个不错的选择，但如果我不能反复、快速、高质量地生产它，那么它就不是一项适合客户的技术，”她说。

数字孪生技术也属于这一转型过程，但其价值取决于能否将电气、热力、机械和制造模型紧密连接起来，从而评估一个领域中的决策对其他领域的影响。在与《半导体工程》主编 Ed Sperling 的讨论中，Synopsys 公司的 Ghazi 补充道，由于模型行为会影响其底层硬件的功耗和散热状况，因此工作负载也应纳入这一范畴。随着人工智能扩展到机器人、车辆和其他物理系统，传感器、安全要求和实时性约束进一步加剧了这一问题。

智能体人工智能的价值将取决于企业愿意让智能体做出哪些工程和制造决策，以及它们施加了哪些限制。异构集成将对检测、计量和测试提出更高的要求，以便在投入更多价值进行组装之前建立信心。共封装光学器件必须从演示阶段过渡到可重复制造阶段。与此同时，高数值孔径极紫外光刻技术正朝着量产方向发展，电源传输正向更深入的封装方向发展，材料供应商也被要求了解传统规范之外的接口和工艺交互。

三年前，SEMICON West 还在讨论半导体行业如何在 2030 年达到 1 万亿美元的规模。如今，这一里程碑已提前数年实现，讨论的焦点也随之改变。挑战不再仅仅是提高芯片密度或增加芯片产量，而是如何以足够快的速度、足够的可靠性和足够的经济性来构建日益复杂的半导体系统，从而跟上行业发展的步伐。