解决薄片界面难题！溶液法二维晶体管性能大幅提升

柔性与可拉伸电子器件大多制作在塑料薄膜之上，而塑料薄膜无法承受制备高质量二维半导体薄膜常用的600‑1000℃高温。因此，低温加工技术对于可弯曲、可贴合曲面或者可穿戴的器件而言尤为重要。

溶液加工是一条颇具吸引力的技术路线。研究人员不再直接在器件基底上生长半导体材料，而是把二硫化钼（MoS₂）这类二维材料剥离成微小薄片，再将薄片分散悬浮在液体当中。之后借助印刷、涂布等工艺，就可以在大面积基底上完成薄片沉积，加工温度也和柔性基板相匹配。

印刷技术可以把液滴滴到指定位置，却无法控制液滴内部每一片薄片最终的摆放状态。液体挥发之后，薄片往往杂乱堆叠、随机排布。在晶体管沟道里，这就会出现两片电极之间有多片薄片，而不是由单一片薄片直接连通两个电极的情况。

这会带来明显的电学影响。电荷可以在单片二硫化钼薄片内部高效迁移，但在薄片与薄片之间跳转时会遇到极大电阻。因此，由大量互相堆叠薄片制成的晶体管，实际性能会远低于材料本身的理论水平。

位于班加罗尔的印度科学研究所的研究团队希望消除这种薄片之间的高阻界面，实现对薄片位置的精准控制。在发表于《Advanced Functional Materials》期刊的论文中，他们介绍利用电场，将单片二硫化钼薄片直接放置到预设的晶体管沟道两端，架起导电通路。该技术并不只局限于少量测试样品。在一片3英寸晶圆上，一共约16000个器件位点，整套组装工序仅耗时8分钟。对晶圆抽样检测显示，单薄片组装良率高于97%。

薄片间电阻成因以及二维材料沉积原理示意图。a‑i）示意图展示溶液法沉积到沟道区域的二维薄片，标注出对总电阻产生贡献的薄片内部区域与薄片之间的界面区域；附带多张薄片沉积后的透射电镜截面图作为示例（比例尺10纳米）。(ii) 薄膜晶体管分别处于关态、开态时，多薄片器件沟道上典型的漏极电压分布。(iii、iv) 多薄片器件与单薄片组装器件的原子力显微镜图像（比例尺2微米）。b、c）传统溶液沉积工艺与电场辅助组装工艺对比，包含分散液所需浓度，以及沉积在沟道构成薄膜晶体管的二维半导体薄片（b图比例尺50微米，c图比例尺10微米）。

这种定位技术叫作介电电泳，依靠两个电极之间形成的非均匀电场实现操控。过去也出现过类似演示，但以往的器件沟道内部仍然存在多片薄片。而在本方案中，附近的薄片会在电场作用下发生极化，被电场牵引至沟道位置，实现单一片薄片跨接电极间隙。依靠电场定向捕获，分散液中二硫化钼的浓度可以做得很低，减少多余薄片随意堆积在其他位置的概率。

该工艺还有自终止的特点。使用极低浓度的二硫化钼分散液，搭配适中电场，通常只会形成一片薄片连通沟道，极少出现薄片层层堆叠。如果电场过强或者分散液浓度偏高，组装速度会变快，但也容易造成多片薄片聚集在电极之间，无法实现单薄片跨接。

只有薄片之间的界面确实是晶体管性能的主要瓶颈，这种对薄片数量的精准控制才有实际意义。为此研究团队制备了沟道长度不断增加的器件，迫使电流必须穿过更多薄片界面才能从一端电极流向另一端。

随着沟道变长、薄片间界面数量增加，载流子迁移率出现大幅下降。沟道最短、薄片界面最少的器件，迁移率是长沟道器件的四倍以上。

实验证实：薄片本身并不是性能短板，大部分性能损耗来源于薄片之间的界面。但要让单薄片器件具备实用价值，不能只做出寥寥几个样品，需要在成千上万只晶体管上稳定复现该结构。

研究人员将成对的电极做临时互联，利用同一组交变电场信号，同时引导薄片进入数千个沟道。组装完成之后，再移除这些临时连接线路。

器件后续搭配印刷电解质栅极之后，单薄片晶体管平均迁移率达到约51 cm²V⁻¹s⁻¹，已经达到很多气相生长二维器件的性能区间。当然两组条件不能完全直接对比，因为电解质栅本身就可以提升溶液法薄片的性能。更关键的对比是：采用完全相同栅极工艺时，电流只经过单片薄片的器件，性能远优于需要跨越多片薄片的器件。

虽然单薄片放置成功率超过97%，经过测试的晶体管中，有87.5% 全部满足团队设定的各项电学指标。

该工艺在聚酰亚胺（Kapton）柔性基底上同样有效，晶体管经过多次弯折之后依旧可以正常工作。更有利于系统集成的是，研究人员把多个单薄片晶体管搭建出简易逻辑电路，包含反相器以及基础逻辑门。虽然电路规模还很小，但证明这批晶体管性能一致性良好，能够协同工作，而不是只有单个器件表现优秀。

这项研究带来一个重要结论：溶液加工工艺并不注定让二维晶体管性能低下。薄片本身具备优异的电荷输运能力；性能损失大多来自电流在大量随机薄片界面之间的穿梭。

该技术思路不是事后去弥补性能缺陷，而是直接把单颗薄片精准送入每一个沟道，从源头消除大部分界面带来的性能损失。现存的挑战在于：当电路规模进一步扩大、复杂度提升之后，还能否维持同等水平的薄片定位精度与电学良率。