按照当前发展趋势，搭载HBM的中介层面积将继续扩大，先后达到基准面积的9倍、12倍，最高可达40倍。

中介层是AI半导体中充当所谓 “基板” 的部件。随着中介层尺寸持续增大，解决由集成密度与芯片性能带来的发热问题，成为下一代高带宽内存（HBM）的核心任务。基于此，三星电子和SK海力士都在研发新的散热技术。

工艺微缩遇瓶颈，“基板” 持续变大，散热压力加剧

当前AI半导体所用中介层的面积，约为极紫外（EUV）光刻设备单次曝光最大面积（858平方毫米）的5.5倍。某半导体设备企业相关人士表示：“按照当前发展趋势，搭载HBM的中介层面积将继续扩大，先后达到基准面积的9倍、12倍，最高可达40倍。”

中介层是一种中间衬底，用于搭载并连接GPU等AI计算芯片与HBM。中介层面积越大，能够承载的计算芯片和HBM数量就越多。中介层不断做大的根源，是精细工艺微缩已经触及极限。采用最先进制程制造的单颗芯片，已经无法承载AI庞大的算力需求。因此2.5D封装成为高端服务器半导体的主流方案：将多颗具备不同功能的芯粒（chiplet）并排放置在中介层上，组合起来如同单颗芯片使用。

存储芯片也面临同类限制。SRAM作为计算芯片内部临时存放高频数据的高速缓存，遇到了瓶颈：即便制程不断缩小，SRAM的尺寸也难以继续缩减。片上存储容量存在上限，紧邻计算芯片的HBM这类片外存储的重要性持续提升。

三星电子的方案：HCB、HPB等散热技术

三星电子自HBM4开始争夺市场主导地位，目前全力推进HBM4E技术稳定落地。今年5月，三星送出业界首批12层堆叠HBM4E样品。HBM4E采用10纳米级第六代（1c）DRAM工艺以及4纳米代工工艺。SK hynix也在6月向核心客户交付了12层堆叠HBM4E样品。

三星采用多种方案应对发热难题。除低功耗设计作为基础手段外，代表性技术包括混合铜键合（HCB）与热通路模块（HPB）。HCB取消堆叠DRAM层之间微小的凸点，实现铜互连直接键合。更小的层间间隙能够减薄堆叠结构，改善散热效果。HPB则是无需混合键合即可降低发热的替代方案。

散热优化不只局限于内存芯片内部。三星电子也在研究封装级（芯片封装集成端）以及服务器系统层面的散热方案，并扩大与设备、后端厂商的合作。熟悉三星电子的人士表示：“公司有可能推出封装级与系统级散热技术。为实现这一目标，我们正和核心设备厂商以及后端企业开展合作。”

SK海力士的方案：MR-MUF和iHBM就技术

SK海力士的方案聚焦16层及以上HBM堆叠的封装技术。HBM采用硅通孔（TSV），在三维架构中将堆叠核心芯片与基底芯片相连。随着堆叠密度与带宽提升，热阻与翘曲问题带来的挑战持续加剧。已实现量产的大规模回流模塑底部填充（MR-MUF）技术，能够改善翘曲控制，支持更小节距与更窄间隙填充。该技术将封装高度降至775微米，芯片厚度缩减至原有版本的90%，间隙高度减半。

面向下一代产品，SK海力士重点介绍混合键合技术，即便堆叠高度增加，这项技术仍可让核心芯片厚度增加24%，TSV节距缩小至18微米以下，同时热阻降低35%。

SK海力士此前发布的iHBM技术。，HBM在热量集中的芯粒间物理层区域放置高导热、电绝缘的散热材料，构建专用散热通道。这种局部热点管控思路，目标与三星HPB相近，预计可再降低约30%热阻。

SK海力士的Jaesik Lee表示：“长期来看，我们计划实现三维集成，把HBM直接堆叠在加速器上方。针对HBM4，我们的目标是：相比HBM3E，热阻改善超过14%、能效提升40% 以上、带宽高于2TB/s，最大容量可达48GB。”