大容量SRAM成为自动驾驶SoC设计焦点

随着AI计算遭遇存储墙瓶颈，数据存储与数据搬运已经成为计算任务的延伸，存储厂商的角色也随之转变，成为集成电路（IC）设计的协同设计伙伴。全球存储龙头企业美光表示，提升带宽、扩容容量、强化散热是支撑高性能AI计算的三大支柱，而先进封装则是集成电路制造突破物理极限的核心手段。

随着AI模型落地，自动驾驶技术持续迭代，并且在场景泛化方面取得成果，技术重心逐步转向AI推理。但车载场景对延迟的要求远高于云端芯片，自动驾驶芯片迎来新一轮变革，以适配AI部署需求。全球自动驾驶服务龙头Waymo，为其自动驾驶基础模型设计了一款专用的专用集成电路（ASIC），用于传感器融合数据处理。该芯片采用大容量片上静态随机存取存储器（SRAM）配置，减少机器学习模型等待外部动态随机存取存储器（DRAM）搬运数据带来的延迟。这种芯片设计方案，有望成为高阶自动驾驶芯片的主流路线。

突破存储墙是释放AI推理性能的关键

要解决AI计算中的存储墙瓶颈，高带宽、大容量、强散热的芯片设计成为可行方案。随着器件微缩让半导体工艺逼近物理极限，先进封装成为突破该限制的有效路径。

举例来说，三星电子公布了垂直集成型高带宽内存（HBM）概念方案zHBM。该方案打破传统2.5D封装架构，将HBM垂直堆叠在AI加速器上方，缩短信号传输距离。zHBM的三项核心数据，每一刀都砍在传统HBM的痛点上：能效提升70%，通过分布式I/O优化，消除SerDes（串行器/解串器）带来的功耗开销。DRAM带宽提升230%，3D堆叠结构彻底消除了传统2D接口的限制。为GPU释放100W热余量，每模块节省高达100W功耗，可直接用于提升GPU算力。另外，在性能方面，三星给出的对比更为震撼：zHBM的性能最高可达第八代HBM5的8倍。内存密度可提升至HBM5的10倍以上，能效提高3倍，热阻降低一半以上。

自动驾驶的重心越来越偏向AI推理，存储墙难题也延伸到自动驾驶芯片设计领域。为降低自研自动驾驶基础模型的推理延迟，Waymo推出一款面向传感器数据处理的专用ASIC。这款芯片专为数据流与内存管理设计，和机器学习模型深度耦合，可高效完成传感器数据的特征提取。

Waymo自研ASIC采用大容量SRAM降低计算延迟

Waymo自研ASIC搭载2颗carTPU核心，片上SRAM总容量64MB，可加速机器学习模型对传感器融合数据的特征提取，减轻自动驾驶基础模型后续推理的运算压力。

进一步拆解这款ASIC的架构与规格：每个carTPU核心配备16个处理单元（PE）和1个控制单元；每个处理单元内置2MB SRAM。单个处理单元的内部传输带宽由时钟频率乘以数据位宽计算得出，参数为1.25GHz、512字节，理论带宽可达640GB/s。Waymo这款ASIC搭载大容量片上SRAM，目标是在计算核心内部直接完成海量传感器数据运算，减少访问外部内存（DRAM）的数据搬运，大幅提升计算效率。

自动驾驶技术研发重心持续向AI模型推理转移，自动驾驶片上系统（SoC）的内存规格成为重点升级方向。除Waymo外，国内厂商小鹏汽车、Momenta，以及美国厂商特斯拉、Rivian均有类似实践。这些企业都已经为各自自动驾驶方案推出专用SoC，并配置大容量SRAM，支撑低延迟AI推理。基于上述趋势，这些厂商将引领行业，大容量SRAM将成为AI时代自动驾驶SoC的主流设计方向。