三星调整亚10纳米DRAM路线图

近日，有消息称，三星电子已经修改下一代DRAM开发路线图，原先作为内部研究项目推进的B1b混合键合技术正式纳入官方路线，承接首个亚10纳米DRAM节点D0a的代号。原本定位D0a主力的垂直晶体管VCT方案降级为派生版本，更名为D0a‑V。这一技术转向，折射出DRAM传统平面微缩逼近物理极限，行业开始加速拥抱三维异构集成，同时也将深度影响下一代HBM高带宽内存的竞争格局。

B1b的核心是晶圆对晶圆W2W混合键合技术，将DRAM存储单元与外围驱动电路分开制造于两片晶圆，再通过铜‑铜直接键合完成贴合，形成存储单元在上、外围电路在下的堆叠结构。区别于传统全部器件集成在同一片晶圆的模式，分离式架构既有利于存储单元高密度排布，也允许单元阵列、外围逻辑各自匹配最优制程。公开信息显示，B1b此前长期处于研发阶段，并未写入三星对外公开的技术路线，此次转正代表三星加速推动该方案走向商用。按照业内评估，B1b距离实际量产最快仍需要两年时间，量产相关设备投资计划预计将在明年年中敲定。

三星做出路线倾斜，源于VCT垂直晶体管方案落地难度远超预期。VCT理论上可将DRAM单元面积由6F²缩小至4F²，单元密度提升30%‑50%，但工艺实现障碍重重。该方案需要极高深宽比刻蚀制备垂直沟道，还要把沟道材料更换为IGZO，字线材料备选钼也面临腐蚀与工艺管控难题，多项关键工艺仍处在评估阶段。与之对比，混合键合已经在CMOS图像传感器、400层以上3D NAND中实现大规模量产验证，三星此前10a节点VCT测试芯片，同样借助W2W混合键合完成单元与外围晶圆集成，具备成熟良率基础。业内人士表示，从设计实现角度，B1b商用门槛低于VCT，三星内部正在加快B1b导入节奏。

需要明确的是，路线优先级调整不等于放弃VCT技术。TechInsights分析认为，混合键合与VCT并非互相排斥，二者同属于DRAM由平面微缩走向三维重构的技术方向，未来竞争焦点落脚于良率、可靠性与三维集成能力。三星采取务实并行策略，先用混合键合抢占亚10纳米量产窗口，VCT、3D DRAM则作为后续迭代储备。三星此前披露规划，4F²架构VCT目标2028年量产，计划覆盖10a、10b、10c三代节点，自10d节点再转向3D DRAM。

本次DRAM路线变动，和三星HBM产品战略深度绑定。报道称，三星正在评估把B1b技术导入第八代高带宽内存HBM5，该产品预计2029年前后量产，目标运行速率较HBM4E提升50%以上。产业时间线上，三星正在平泽园区建设混合键合量产产线，规划部署约50台D2W混合键合设备，设备交付安装从2026年底启动，大规模量产落在2029‑2030年，刚好匹配英伟达下一代AI芯片Feynman采用HBM5或者定制HBM的时间窗口。

混合铜键合能够破解HBM堆叠的厚度与散热痛点。三星7月公开研究数据表明，混合键合方案可以把HBM堆叠高度降低超15%，芯片热点结温优于传统热压键合TCB，散热路径得到优化。三星规划，16层HBM4E阶段将并行混用混合键合与传统TCB工艺，到HBM5时代全面切换混合键合架构。

当前HBM市场由SK海力士凭借MR‑MUF工艺占据优势，混合键合被视作改写行业格局的关键变量，率先实现技术落地的厂商，有望收获学习曲线带来的竞争优势。对比竞品路线，SK海力士计划推迟至10b节点才导入4F²与VCT架构，并且因为缺少自有逻辑产线，外围电路晶圆或将依赖外部代工，与三星形成明显的技术节奏差异。

目前，传统光刻微缩逐步走到尽头，分离式晶圆键合正在成为先进DRAM演进的重要底座。三星选择将经过量产验证的混合键合推向前台，降低亚10纳米节点的落地风险，VCT作为备选继续打磨，形成“主路线快速落地、备选技术持续预研”的双轨模式。后续B1b量产投资落地进度、良率爬坡水平，以及HBM5的技术兑现能力，将成为三星在AI存储赛道的核心竞争力。