可核验自动化，成为EDA新方向

当工程师无法再依靠单纯提升算力规模来改善性能与功耗，且独立单点工具之间产生的信息断层需要耗费越来越多时间去弥补时，AI正进入电子设计自动化（EDA）领域。

随着芯片设计规模达到数百亿晶体管，并在多芯片封装中集成芯粒，最难解决的问题越来越多地出现在不同工具之间：保留设计意图、管理相互依赖关系，以及在流片前识别潜在失效问题。在先进制程下，设计成本可达数亿美元，一次重流片就可能让整个项目面临风险。AI的真正价值，取决于它能否加速设计流程中的各个环节，同时整理、解读数据，让结果具备可信度。

核心在于平衡可靠性与实用性。资深工程师全球短缺的问题并未消失，但这也让工作流自动化变得更具吸引力。前提是自动化要么提升工程师的工作效率，要么产出同等质量的结果。

西门子旗下Mentor EDA IC软件业务执行副总裁Ankur Gupta表示：“所有客户都在说，‘帮我把拿到结果的周期至少缩短一半’。市场需求正推动EDA转向全新运行模式，依托更快的引擎、更智能的执行方式和可信的输出结果。加速能力可以来自GPU、机器学习或强化学习，但更大的目标是缩短设计周期，同时不降低对结果的可信度。”

智能体（agent）层的效率同样关键。让任意智能体调用任意工具虽然灵活，但如果底层接口编写质量差，成本高昂且效率低下。目标是提前完成大部分集成工作，这样客户既可以使用厂商提供的智能体，也可以自研，避免产生不必要的Token消耗和调度成本。

随着工程师在设计流程的多个环节引入AI，AI方案的经济性变得愈发重要。

新思科技AI卓越集团副总裁Thomas Andersen称：“如果我在Token上花的钱，超过人工成本，那这套方案就没有意义。智能体AI只有在降低生产工作流的成本与复杂度时才有价值。智能体循环可以完成原本需要专家手动处理的一系列任务，既能够自动化重复步骤，也能跨工具协调工作。所有人都想实现工作流自动化。他们想要智能体自动化，因为这是提升产能、加快流片周期、削减成本的途径，几乎可以解决所有这类诉求。”

难点不在于新增一款工具，而是将智能体集成到客户真实的设计流程中。

当前面临的挑战

半导体设计本身就是多工具协同流程，涵盖架构探索、IP配置、集成、验证、实现与签核。挑战不只是在工具间传输数据，而是保留数据背后的设计意图、前提假设与工程上下文。ArterisIP产品管理与营销副总裁Andy Nightingale解释道：“在系统层面，互联关系、地址映射、性能约束和安全要求必须在大量IP模块之间保持一致，而且越来越多场景需要跨多个裸片保持统一。工程师往往充当着集成层的角色。”

随着系统复杂度提升，这项工作难度持续增加。Nightingale说：“同一份架构意图，在集成、性能分析、验证和实现环境中的表达形式各不相同。一旦这些表达出现偏差，就会增加额外验证轮次、产生人工返工，还会到后期才发现系统级问题。因此，工具之间的深度优化，需要在整个设计流程中实现语义连续性，而不只是文件格式互通。”

即便如此，AI对EDA的实际影响，更多体现在优化流程周边环节与数据管理工作，而非直接用于签核。是德科技新业务经理Chris Mueth表示：“这部分工作的价值，如今已经和核心仿真器、版图工具相当，而AI可以大幅加快这类工作。”

芯片设计本质上像一场接力赛，需要数十种专用工具：架构探索、寄存器传输级（RTL）代码、代码静态检查、跨时钟域检查、形式化验证、仿真、综合、布局布线、时序与功耗签核、物理验证、等价性检查、可测试性设计（DFT）以及硅后相关性分析。

Axiomise首席执行官Ashish Darbari表示：“每款工具由不同厂商开发，采用不同数据模型，对‘任务完成’的定义也各不相同。而大部分痛点，就出现在这一接力传递环节。正如调研论文所述，EDA‘天生就是多阶段、重度依赖交接的流程’，每一份设计产物，在签核前都要跨越工具、会话与组织边界。每一次数据传递，都存在信息丢失、设计意图被隐性误读的风险；某款工具内的局部最优决策，传到下游后，可能变成全局劣解。”

Darbari将核心工作流挑战归纳为几类反复出现的问题：

缺少统一语义模型。综合、布局布线、签核工具仍只针对局部目标做优化，无法可靠预判下游影响。同一厂商套件内的集成平台能缓解问题，但跨厂商、跨设计与验证环节的语义鸿沟依旧巨大。

设计与验证之间交接信息丢失。RTL代码中承载的设计意图，往往无法转为机器可检查形式，工程师只能从模糊的自然语言描述，重新推导测试平台、断言、覆盖率模型、约束和豁免规则。相关数据凸显了高昂代价：芯片一次流片成功率大幅下滑，多数重流片根源仍是设计错误。这属于工作流与意图传递问题，而不单纯是算力问题。

碎片化数据格式与封闭数据库。行业至今缺少一套通用、厂商中立的数据模型。因此跨工具AI项目，常常先要重新编写解析器，而不是直接用AI解决设计问题。

信息核对成本。工程师要耗费大量时间，在相邻工具之间核对约束、豁免项、时序例外、覆盖率排除条件和版图规划意图。大量工作只是为了保证流程连贯，而非验证本身。

局部最优，全局遭殃。某款工具达成自身局部目标，却带来下游收敛难题，例如产生不利于布线拥塞的网表，或是引发保持时间违例，触发新一轮工程变更指令（ECO）迭代。行业的机会在于跨边界优化，而不是仅在单一工具内部优化。

可信EDA。工具本身也存在缺陷，签核工具也不例外。Pardalos、Donaldson、Morini、Pozzi与Wickerson的论文显示，Equifuzz工具在三款主流商用C转RTL等价性检查器中，一共发现16个独立缺陷，其中包括非等价设计被判定为等价这类不严谨案例。这个结论不只适用于等价性检查：AI想要自动化交接流程，就不能只传递数据，还必须保留各项结果背后的前提假设、边界限制与证据有效性。

这也是EDA领域的AI正在进入下一阶段：从单一工具优化，转向协调工具之间的人员、计算引擎与领域知识。

Alpha Design AI Chipagents首席产品官Solaiman Rahim表示，工具层面AI已经提升了独立引擎性能，但更大机会在于协调工具与人员之间的依赖关系。例如，DFT工程师完成可测试性电路插入后，还需要时序分析、专家解读以及多轮修复，成果才能投入使用，单次交接就可能耗费数日。“如果有DFT智能体负责电路插入，时序智能体运行时序分析并调试时序问题，两个智能体协同就能加快流程。原本耗时数周的工作，有望缩短至数小时。”

这种提速不能只依靠脚本。工作流需要获取跨团队沉淀的设计方法、设计知识与上下文。Rahim提到一种本体层（ontology layer），可以记录资深工程师规避特定单元、选用特定约束、调试常见故障的底层原因，再把这些经验提供给初级工程师和协同AI工作流。

这种工作流级协同需求，在核心数字流程之外同样存在；尤其是物理分析场景，需要跨多个工程领域传递设计数据、假设条件和分析结果。Vinci半导体电子行业市场负责人Satish Radhakrishnan称，基于物理的分析面临相同的工作流难题。专用工具单独运行效果良好，但模型准备、数据迁移、专家交接、结果解读依旧拖慢迭代。等分析结果返回时，设计可能已经发生改动。

随着芯片、封装与系统的耦合程度越来越高，这个问题愈发突出。芯片层面改动，会影响封装与电路板的温度、机械应力、翘曲以及可靠性，这些问题不受工具和团队边界限制。

Radhakrishnan表示，大部分耗时发生在求解器启动之前：工程师清理几何图形、划分网格、设置材料与边界条件，在设计和仿真专家之间传递结果。这套流程可以支持定时分析，但每次设计变更，都无法快速给出可靠反馈。他的目标，是从孤立的仿真检查点，升级为嵌入设计工作流的连续物理推理。

EDA工作流的发展方向

ChipAgent的Rahim预测，下一阶段AI辅助，核心是理解设计意图，而不只是解析单元与连线。“以SoC调试为例，一套理解正在执行指令、相关内存操作以及波形对应周期的AI系统，能够像资深设计师一样缩小故障范围。其价值在于将意图识别，与能够跨工作流执行动作的智能层相结合。”

在此过程中，需求管理至关重要。是德科技Mueth说：“当前AI仍会出错，因此不能让AI接管规格定义或者签核。AI用来加速围绕这些决策的配套流程，而不是自行做出最终决策。”

所有AI应用场景都设置了这类安全防护。楷登电子产品营销总监Paul Graykowski介绍了AI辅助测试平台优化的一项管控机制：不会让智能体单方面重写代码，系统会把重构方案提交给人工审核。“工具识别差异并给出修复建议，它会提示：这是我建议的重构，请审阅，是否批准？”

这套人工审批模式，也支持更自主的回归测试修复，所有改动在工程师确认前都处于隔离沙箱环境。Graykowski举例，有客户希望智能体分析故障、生成候选修复方案、重跑回归测试，最后返回沙箱内的结果：“我已经创建你的代码快照，在沙箱中完成修改，这是改动内容，你是否批准？”

Darbari认为，AI降低跨工具摩擦的路径分为三类，从短期优化到深度底层架构改造；但他明确区分两种自动化：一种保留上下文，另一种只是在接力流程里新增一个智能体。

跨边界优化循环：这是EDA中相对成熟的AI应用场景，学习同类设计中适配的参数、约束和工具执行序列。价值不在于AI写出更优质代码，而是通过学习复用成熟组合，降低信息核对成本，从RTL到GDSII全链路提升生产力、计算效率与PPA（功耗、性能、面积）指标。

智能体流水线与Copilot层：新思Synopsys.ai Copilot、楷登ChipStack与AuraStack、西门子Fuse这类工具，代表一套可以连接架构、RTL、验证、物理设计的工作流层。但该层级必须设置防护机制。大语言模型本身并不理解原生EDA数据、设计意图、生产安全要求，也不清楚自身输出结果的局限性。

AI作为互操作层：第二层是调度工具，第三层则为智能体提供统一的结果表达形式。Si2的Schema本体、Accellera的CDC/RDC集成标准这类厂商中立项目，正在构建抽象层，让智能体跨工具推理，而不是每一步都重建上下文。缺少这套通用底层，AI虽然能加速工具调用，但在边界处依旧丢失语义信息。

对于形式化验证，交接信息损失越大，AI价值越高。Darbari说：“大模型可以提取属性、生成断言、提出抽象方案、分类证明任务。但AI输出内容必须独立核验，生成的断言只是假设，并非证明。只有针对正确属性完成完整证明，才算有效证据。提示词不等于证明。”

楷登Graykowski指出，这种带核验的辅助模式，也可以降低没有资深形式化验证团队的企业使用门槛。工程师定义意图或规格后，智能体可以生成候选属性、提前检查代码，再送入仿真或Jasper这类形式化引擎。目的不是替代形式化验证专家，而是更早把更多设计转化为机器可核验证据。

此外Darbari提到，单一工具内置AI功能正在成为行业基础门槛。“下一个竞争前沿在工具之间：智能体调度、标准化数据模型，以及跨工具无损传递约束、豁免项与证据的能力。多篇端到端RTL转GDSII AI智能体论文提醒我们，工具之间的衔接依旧很难。问题不在于AI本身，而是缺少一套可供AI推理的共享语义底层。”

共享语义底层的需求，让调度不再只是简单自动化。智能体不仅要知道下一步调用哪个工具，还需要理解每个结果在整个系统上下文里的含义。

Arteris的Nightingale表示，AI可以搭建跨EDA工具的智能调度层。“不再需要工程师人工检查每一项结果、判断下一步操作；AI智能体可以关联多工具信息，理解更广的系统上下文，推荐或执行合适的后续步骤。例如，识别系统级性能问题，关联对应的架构或配置决策，在受控条件下修改，重新运行相关分析，判断结果是否改善。”

AI演进的根本转变，是从在单一工具内部运行，转向在工具之间协同。标准化接口能让智能体调用EDA功能，但仅有访问权限远远不够。

Nightingale解释：“AI还需要领域专属上下文、统一的设计意图表达、可控权限，以及可衡量、可核验结果，用来校验AI动作。在这套模型里，AI负责推理与调度，成熟EDA引擎持续提供确定性分析与验证。”

Rahim预计算力会持续向上迁移：先从工具转移到工作流，最终进入面向芯片设计的专用模型。当前前沿大模型还不够专业、成本偏高，也缺少物理感知能力，无法按需生成经过完整验证、PPA最优的RTL、模拟版图、先进封装方案或网表。但随着模型吸收更多工作流知识与领域上下文，该能力会持续提升。“我们有信心攻克这个难题，因为客户有强烈需求。半导体正在逐步走向通用化，项目数量、版图工作量与可用模拟专家的人力无法同步增长。正因如此，客户需要对应的解决方案，并愿意作为合作伙伴共同开发。他们愿意开放大量版图数据，供我们训练模型。”

Vinci的Radhakrishnan补充，AI可以消除物理分析周边的重复工作：准备输入、调用对应工具、传递结果、在工程师设定的范围内对比多种方案。但智能体的上限，由底层分析能力决定。如果仿真依旧需要数小时人工准备、数日运行，AI前端界面无法解决瓶颈。只有底层分析足够快速、自动化、确定、可满足量产规模，智能体工作流才有实用价值。

Vinci的方案是读取原生设计文件，将预训练物理模型与GPU原生数值物理内核结合，得到与求解器精度一致的结果，无需人工划分网格，也不需要客户提供定制训练数据。Radhakrishnan强调，目标不是聊天机器人做概率仿真，而是在设计迭代期间，输出可复用的物理仿真结果。

如今不少企业正在利用智能体AI或其他AI技术优化EDA流程内的工作流与工具。Movellus创始人兼CEO Mo Faisal认为，这对初创企业是机会。“它们从零起步，我甚至有些羡慕近期新成立的公司。至少在硅谷，它们没有历史包袱。我看到最普遍的应用场景是工单自动分类、客户成功与技术支持。录入文档与全部上下文后，客户工单可以自动处理，但仍然保留人工审核。这是智能体AI最早落地的场景。”

从产品开发角度，智能体AI还用于生成产品定义规格、快速原型。Faisal说：“产品管理和工程的边界正在模糊。设计本身就融合产品管理与工程，思想开放的团队已经在调整工作流。法律、财务等领域属于容易落地的场景；但把智能体AI引入复杂工程工作流，才是真正有意思的方向。这已经实实在在发生。工程师现在会维护技能文件库，对应工作流里的各个步骤，在处理任务时调用模型。不过这类应用在硅谷之外，还没有普及。”

提升抽象层级

随着行业积累AI实践经验，EDA工作流将越来越以设计意图驱动。Nightingale表示：“工程师不用直接操作每一款工具，也不用在不同环境之间手动转译信息；而是可以直接定义目标，例如性能指标、互联要求、安全策略或者实现约束。AI智能体随后确定达成目标需要哪些分析与工具，并在整个设计流程中协调迭代。”

这会让验证环节变得更加重要。当智能体被允许执行更大改动、运行更长工作流，每一步操作都必须产出可观测、可核验的结果。“未来最高效的EDA环境，大概率结合AI驱动的探索调度，以及持续输出真实基准结果的确定性工程工具。目标不是单纯实现芯片自主设计，而是减少重复工具操作与人工转译，让工程师把更多精力投入架构与系统级决策。”

Radhakrishnan认为首要任务是消除零散瓶颈，比如模型准备、分析配置、结果对比。长期来看，这些步骤将并入连通的设计循环：智能体提出修改，启动对应的物理分析，对照需求核验结果，要么继续探索其他方案，要么提交给工程师审核。

这可以让工程团队评估更多方案。如今工程师只能测试少数方案，未来可一次性评估成百上千个，把设计探索从阶段性任务，变成日常工程中持续迭代、更富创造性的环节。但Radhakrishnan提醒，自动化和人工判断之间的边界依旧关键。早期探索阶段可以给到更高自主权限，但验证与签核环节，必须满足可追溯、可复现、结果确定的要求。

更长期的愿景，是一套设计环境：AI智能体协调各类专用工具，确定性物理仿真同步跟进工程师产生的设计想法。在这套模式下，物理特性评估贯穿整个流程，而不只是定点检查。

Axiomise的Darbari指出几个明显转变，预计未来两到三年会加速落地。 “第一重转变：从工具级AI，转向流程级证据。EDA第一代AI主打提升生产力；第二代将以证据作为评判标准。一份签核报告写着‘AI助手缩短40% 设计收敛时间’，项目经理会感兴趣。但面向功能安全、信息安全、汽车行业客户接受的报告，需要写明‘这些属性已证明、这些存在边界、这些由AI建议尚未核验，附带可复现记录’。当下行业对自主智能体的追捧，终将转变为对可审计性的硬性要求。

第二重转变：从仿真置信，走向有证明支撑的签核。我最看重的转变，是从‘跑大量仿真，全部显示绿灯’，升级为‘关键属性拥有机器可核验证据，AI帮助更快完成验证’。AI辅助属性提取、智能体覆盖率收敛、大模型驱动抽象挖掘都是有效的加速手段，但输出结果最终必须送入形式化引擎生成确定性证明，否则所谓可信度只是表面功夫。苹果的Hilbert系统，把大模型非形式推理封装在Lean 4之上，是这套架构最典型的公开案例：AI用于探索，形式化验证保证正确性闭环。”

还有一个容易被忽略的点：AI芯片本身分为两套验证签核体系。Darbari补充：“训练芯片成败取决于分布式计算、集合运算、数值有效的归约，以及大规模集群下静默数据损坏的抗干扰能力。推理硬件，尤其是以解码为主的服务芯片，核心关注KV缓存归属、调度、隔离、公平性与长尾延迟。训练加速器相关的跨工具优化，对推理核并不适用。EDA领域AI应用的发展，也会沿着这条路径分化。AI不会消除交接环节。架构意图与实现、设计与验证、硅前证明与硅后实测之间，永远存在边界。AI只能降低各个边界处的核对成本，给工程师留出更多时间，解决只有人类才能回答的问题。AI用来提速，形式化验证保证真伪。把工具之间的边界，当作证据积累之处，而不是信息丢失之地。”

从工具自动化转向流程级证据，也改变了EDA厂商与工程团队的组织重心。

需要的组织变革

工具厂商和客户面临相同的组织难题。独立产品组内开发的智能体，可能重新制造出本应消除的信息孤岛。新思科技Andersen表示，转型需要自上而下推动，不能完全依靠自下而上的试错。“每个产品团队都倾向于‘在自己领域搭建智能体’，但我们必须着眼完整流程。”

这点至关重要：如果智能体EDA只是新增一层局部优化自动化，最终必然失败。想要减少交接信息损失，企业需要对端到端流程建立共同权责，统一数据与权限模型，衡量指标要聚焦智能体是否改善工程成果，而不是单纯统计执行步骤数量。

Rahim预计未来半年工作流会持续进步，尤其是根因分析、验证、时序收敛、物理设计、模拟电路与先进封装领域。但他提醒，当前前沿模型依旧无法完成高度复杂、全优化设计。可行路径是渐进式迭代：各类专用工作流能力持续增强，工作流知识沉淀进模型层；通过与客户、晶圆厂合作，芯片设计模型不断提升物理感知能力。

Graykowski简洁概括AI在这套流程中的定位：“我们把这些工具当作助手，而非替代者。工程师需要引导AI。AI相当于初级工程师，人类是资深工程师。”

这或许是理解EDA中AI角色最务实的方式。AI不会消除规格、实现、验证、签核、封装与硅后学习之间的边界；在要求确定性证明的场景，概率性结果也不会被接受。AI的价值，就体现在这些边界之上：智能体能否跨流程传递意图、假设、约束、结果与证明，且不丢失语义。如果能够做到，基于证据的自动化就不再只关乎生产力提升，它将成为EDA工作流的底层基础，运行更快、更容易审计，结果也更加可信。