一颗“流动”的碳，如何解开3D芯片的“死结”？

当芯片制造进入3D时代，工程师们发现，一个看似简单的“填沟”动作正在变成整个工艺链条上最棘手的瓶颈。随着逻辑和存储器件不断向更复杂的3D架构演进，沟槽越来越深、结构越来越密，传统的碳薄膜材料已经“填不动”了。

在此背景下，全球半导体晶圆加工设备巨头ASM推出了XP8® Vertos™可流动碳膜产品。这一创新产品的问世，不仅是对传统工艺瓶颈的一次精准突围，更标志着半导体材料科学在应对高深宽比（High Aspect Ratio）结构挑战时迈入了全新阶段。

据悉，这是全球首款采用等离子体增强化学气相沉积（PECVD）技术的可流动碳膜。这项突破性创新将间隙填充与平坦化两大关键工艺整合到单一PECVD流程中，显著降低了工艺复杂度，提升了形貌控制能力，更为先进3D缩放提供了坚实支撑。目前，该技术已在大规模量产中初步部署，同时适用于逻辑芯片和存储器件，将助力ASM在半导体持续微缩进程中应对更广泛的未来图形化挑战。

传统工艺遭遇3D架构瓶颈

过去二十多年间，芯片制造商一直依赖传统碳膜作为图形化工艺的核心材料。然而，这些传统碳膜在设计之初并未考虑现代3D器件架构的严苛要求。随着晶体管结构从平面走向立体，传统碳膜在间隙填充性能、形貌控制精度，以及图形化保真度等方面已经逐渐触及物理极限。

在先进制程中，器件结构的深宽比不断攀升，微小沟槽和孔洞需要被均匀填充，表面必须保持高度平整，才能为下一层图形化工艺提供可靠基础。传统碳膜采用了保形沉积方式，材料沿特征结构表面均匀覆盖，底层结构的形貌缺陷会逐层向上传递，形成了所谓的“形貌传播”问题。

为纠正这些问题，芯片制造商不得不引入额外的平坦化步骤，从而增加了工艺周期和成本，并也带来了良率风险。与此同时，3D NAND闪存堆叠层数已攀升至数百层，逻辑芯片也正向环绕栅极（GAA）晶体管等创新架构演进，依赖多步填充、平坦化和图形化序列的传统方案，对良率和产能构成了双重威胁，行业迫切需要一种能简化工艺流程的创新材料解决方案。

可流动碳膜的技术突破

Vertos™可流动碳膜正是为应对上述挑战而生，它将多个关键图形化步骤整合到单一平台上，大幅简化了集成流程，减少了实现形貌控制所需的工艺循环次数。与传统碳膜的保形沉积截然不同，可流动碳膜在沉积过程中具备独特的流动特性，材料能像液体一样流入特征结构内部，从底部向上逐步填充，同时实现自我平坦化，最终交付一个平整均匀的表面，直接为下一道图形化工序做好准备。

ASM PECVD关键产品单元负责人Tyler Sample表示：“传统碳膜沉积的材料会贴合特征形状，这意味着形貌问题会向上传播，需要额外的工艺步骤来纠正。Vertos可流动碳膜彻底改变了这一点，材料流入特征结构，自下而上填充，并自我平坦化，提供一个平坦均匀的表面，为下一个图形化步骤做好准备。”

他指出，在单一PECVD平台上实现工程化流动性、热稳定性和区域选择性的结合，是市场上前所未有的创新，为现有碳膜技术无法支持的器件架构开辟了清晰道路。

AI超周期驱动材料创新

根据美国半导体行业协会（SIA）预测，全球半导体市场规模预计在2026年将达到1.5万亿美元。这一增长的背后，是人工智能（AI）超周期的持续推动和计算需求的加速爆发。从大语言模型到生成式AI，各类应用对算力的渴求呈指数级增长，驱动芯片制造商不断将器件微缩到更复杂的3D架构中，以在有限芯片面积内集成更多晶体管、提升性能并降低功耗。

在这一进程中，材料创新与架构设计变得同等重要。当传统尺寸微缩逐渐逼近物理极限，通过新材料、新工艺提升器件性能和密度，成为延续摩尔定律的关键路径。Vertos可流动碳膜正是这一趋势下的代表性成果，为下一代器件的复杂性提供了专门定制的图形化解决方案。

行业意义与未来展望

ASM首席执行官Hichem M'Saad指出：“行业能否持续微缩日益复杂的器件，既取决于架构和设计，也同样取决于材料创新。Vertos可流动碳膜展示了ASM如何持续将材料发现转化为制造解决方案，解决明天的集成挑战。每一颗采用这项技术出货的芯片，都意味着为依赖它的用户和行业带来更快、更高效的AI性能。”

随着Vertos可流动碳膜在量产中逐步部署，这项技术有望在未来数年内成为先进制程图形化工艺的标准配置。它不仅能够帮助芯片制造商提升良率、降低成本，更为3D DRAM、先进3D NAND、GAA逻辑芯片等下一代器件的规模化量产扫清了关键工艺障碍。在半导体行业从“尺寸微缩”向“架构创新+材料创新”双轮驱动转型的关键时期，ASM的这一突破再次印证了材料工程在半导体技术演进中的核心地位，也为后摩尔时代的持续创新注入了新动力。