从芯片到数据中心，热管理的多重取舍

近日，新思科技产品管理总监Lang Lin、Silvaco业务拓展副总裁Jack Berg、Vinci半导体与电子业务负责人Satish Radhakrishnan、是德科技EDA新市场管理总监Chris Mueth、西门子EDA产品管理高级总监John Ferguson，围绕芯片与系统设计中的热管理以及散热相关取舍展开对话。

从左至右：Silvaco Berg、新思科技 Lin、Vinci Radhakrishnan、是德科技 Mueth、西门子 Ferguson

为避免服务器机架过热，数据中心层面需要做出哪些重大取舍？

Berg：取舍存在于芯片层（尤其是动态工况下）、封装层以及整套系统层面。热设计的准确性至关重要。当采用多裸片封装时，我们需要对热效应做抽象简化。但抽象不能过度，否则静态与动态热仿真的保真度都会丢失。

Lin：面向热的设计需要在多项多物理场因素之间做权衡，包括功耗预算、布局规划、布线资源以及时序预算；以上任意一项都会影响信号完整性与翘曲问题。温度会对所有这些指标产生作用，会改变电路延迟、时序和功耗。 做设计优化时必须优先考量热效应。之后还要评估热优化会不会影响其他指标。能否在满足各类物理约束的前提下完成芯片流片？工程师必须完成这些权衡，选出最优方案。

Mueth：多物理场仿真的三大核心维度为性能、力学与热，传统设计就是在三者之间互相取舍。同时还必须兼顾可靠性。面向高可靠应用场景，布局规划阶段就要在封装尺寸、性能、可靠性三者之间做优化权衡。

Radhakrishnan：热问题已经上升到架构设计层面。过去大家更多关注晶体管集成密度，看单位面积可以集成多少器件。如今做架构设计，必须把热纳入思考范围：采用什么样的封装方案？热量如何导出？芯片可以承受多高的热密度？热已经成为核心关注点。 而且问题不局限于晶体管本身。采用垂直集成方案时，器件能够承受多大热量，以及选用何种散热方案，都需要考量。

Ferguson：在座各位观点基本一致，只是实现路径各有不同。核心关乎工具性能、芯片性能以及可靠性。我们当前的研究视角从芯片延伸到封装、电路板，再到整套系统，直至数据中心等大型设备。底层物理问题相似，但挑战会逐级放大。很多场景下系统规模更大，功耗更高，产热更多，因此仅仅依靠芯片层面的散热手段已经不够。当然芯片层面的热设计依旧极其关键，因为热量就是在芯片内部产生的。

那该从哪里着手？市场对性能的需求永无止境，这也是热问题的根源。与此同时，单纯依靠工艺缩放带来的收益持续衰减，行业开始在多裸片组合中塞入更强算力，由此又催生了一系列新的热难题。

Radhakrishnan：封装领域，热界面材料TIM1、TIM2正在迎来材料创新，行业一直在尝试突破现有技术瓶颈，这是一方面变化。另一方面是散热技术本身，冷板散热、浸没式散热不断发展，还有芯片直冷方案。不再对封装顶盖散热，而是直接把散热介质作用于芯片裸片。浸没式冷却与两相冷却是未来一两年行业会大量落地的两类散热架构。

这些散热方案只针对单颗芯片吗？

Radhakrishnan：是面向整个封装。不仅需要液冷方案，还需要把热量完整导出。

Lin：同时温度仿真还需要更高的精度与保真度。散热的本质是转移热量，但首先要定位热量的来源，这就要求仿真必须能够预测热点，热仿真需要下探到器件层级。 过去行业采用PVT工艺角仿真，只取高、中、低三档温度，完成三组仿真即可推进后续流程。而现在，工程师希望定位到某一颗晶体管的温度。“告诉我热点所在区域，给出具体数值。” 工具需要精准定位热点，支撑后续设计修改。 电压领域已经实现了类似能力，IR压降仿真已经成熟，可以做到单栅极压降分析。但热仿真还没有实现单栅极级别的分析能力。

Berg：热点分布还会随软件调度发生变化，这不单纯是硬件问题。一颗芯片内部可能集成20‑25颗不同小芯片。充分理解封装内部的热行为十分关键，芯片与封装都会受到热约束，二者都需要足够仿真保真度来保障可靠性。 通常如果前期热分析不到位，最先出现的失效就是电迁移，材料内部会产生不同物相，进而引发可靠性故障。

Mueth：归根结底还是多物理场问题。大家通常把多物理场简单理解为热、功耗、应力，但实际范畴要广阔得多。各类物理效应互相耦合，包含各类噪声以及其他现象。我们需要掌握全部影响因素，整合计算得到高精度结果，并且要求仿真尽早输出结果、计算速度足够快。 基于智能体的MCP（模型上下文协议）方案正在走入行业，但这套方案本身也带来新问题。AI并非完美，和人类一样会犯错。但人类很难回溯AI做出的决策，定位AI到底错在哪里。

解决方案的一部分在于系统协同调度，对吗？现在有蒸汽腔盖板、液冷、直冷多种散热方案，但也取决于数据处理的位置。数据是集中在一处运算，还是分散在多颗不同小芯片上运算？

Mueth：从设计角度看这是一个棘手问题，不可能由一个人完成整套系统设计。负责芯片设计的工程师，需要芯片层级的详细仿真数据；而负责封装或者更上层系统的工程师，不需要芯片级别的超高保真度。工具需要能够根据不同任务，输出对应层级的细节精度。

Lin：对完整系统做全域高精度温度仿真，计算量十分庞大。现在出现一种趋势：为特定功能模块或者小芯片构建基础模型，对模块热行为做简化表征。 做系统仿真时，调用这套基础模型降低算力开销，或者做预计算；之后针对关键误差点，再执行高精度仿真。这就是一种可行思路：把快速低精度模型和高耗时的基础模型结合使用。

Radhakrishnan：ASIC芯片功耗发热越来越严重，HBM也逐步走向定制化版本。行业尝试把一部分功耗负载从ASIC转移到定制HBM部分。但这样一来，ASIC和HBM的温度都会升高，必须评估串扰问题。 小芯片时代，行业会基于功耗对功能做拆分；同时引入共封装光学技术缩短网络互联距离。需要完整评估串扰现象，掌握各个器件的发热情况，既要单独评估每一颗器件性能，也要评估集成后整套系统的综合表现。

Mueth：可以采用叠加原理、降阶建模等技术实现仿真规模扩展。但必须在架构层面就介入分析。完成布局布图、设计收敛之后，再回头做验证，要能有充足把握，避免设计反复重流片。

Berg：分析需要从芯片层级向上逐层开展，需要力学、热学、电学三类物理求解器协同工作。各个求解器输出结果必须互相匹配，得到一套统一自洽的解，实现难度很高。 回到MCP，MCP是必不可少的条件，但光靠MCP并不足以解决全部问题。要让架构师在早期得到接近真实的评估结果，必须有数字孪生或者代理模型，让架构师可以在芯片阶段完成各类权衡。 即便芯片层级仿真跑通，封装层级同样需要代理模型，本质就是一套基于封装工艺的数字孪生。所有能力都建立在物理求解器之上，并且要求不同求解器之间结果自洽。 这一直是个棘手难题：不同物理求解器对应不同偏微分方程，互相强耦合。因此，在芯片、封装乃至系统层级抽象构建数字孪生与代理模型至关重要。 显然TIM1、TIM2以及各类材料选型、系统级散热方案之间存在大量权衡，现在可以站在完整软硬件堆栈的视角统一开展取舍。

Mueth：行业主要存在三类物理求解器。第一类是非耦合求解，把一类物理场结果单向输入另一物理场；第二类是松耦合迭代求解，不同物理场之间互相影响，通过迭代循环完成计算；第三类是直接强耦合物理求解器。 市面上已经出现可以同步仿真应力与热的直接耦合求解器。针对小芯片封装、热压键合等制造场景，就非常需要这类直接耦合求解器来解决工程问题。