不止堆叠芯片，先进封装更考验系统管控能力

系统级封装（SiP）正助力云、通信、移动终端、汽车与高性能计算平台落地下一代智能体AI与物理AI。随着基础设施从单片器件向异构架构演进，先进封装对于实现所需的性能、带宽与能效目标，正变得愈发关键。然而，处理器、加速器、存储器与互联模块通过愈发复杂的多裸片封装集成在一起时，单独管控每一个组件已经不再够用。

系统级封装（SiP）绝非多个独立裸片的简单集合。一旦芯粒集成至同一个封装内部，芯粒之间、芯粒与封装本体之间会产生新的相互作用。想要理解这些交互效应，不仅需要观测每一颗独立芯粒，还需要掌握芯粒作为整套系统协同运行的状态。

为什么SiP的难度远超各裸片简单相加

借助中介层、先进基板、硅通孔（TSV）、裸片堆叠以及高带宽内存（HBM）等技术，先进封装让半导体企业能够集成更多裸片以及异构性更强的组件。这类架构优势巨大，但同时也带来全新的电、热、力学交互问题。

系统级封装面临的各类挑战

供电变成一项系统级难题。不同芯粒的功耗需求差异很大，一颗裸片的工作状态会影响另一颗裸片的工作裕量。IR压降、同步开关噪声、快速瞬态响应以及共用供电网络带来的电压变化，无法通过单独观测单颗芯粒来分析。

热行为的耦合效应不断增强。高算力裸片、HBM以及其他组件紧密排布，产生热点、温度梯度，相邻裸片之间发生热传导。在3D架构中，裸片纵向堆叠，热传导通道受限，散热难度进一步提升。

力学效应会转化为电学效应。组装过程产生的翘曲、封装应力与热机械效应，会改变时序裕量与电压裕量。一颗裸片在晶圆测试阶段表现正常，经过键合、堆叠或是集成进最终封装之后，特性可能发生变化。

良率的经济性更难把控。晶圆测试检出一颗临界裸片是一类问题；若这颗裸片已经和昂贵的中介层、基板、HBM以及其他合格裸片组装完成后才发现缺陷，成本损失会高得多。随着封装内组件数量与价值不断上升，复合良率的重要性持续提高。

而观测能力，恰恰在需求最迫切的时候变得更难实现。裸片组装进封装后，传统探针测试手段受限，故障定位难度上升。想要判断故障源于某颗芯粒、接口、封装，还是组件之间的相互作用，需要投入大量调试工作。

质量更难测量与保障。先进封装包含数千处关键连接，包括微凸点与其他封装互联结构，很难直接表征其质量。临界互联点可能通过常规产线测试，却会在产品后续生命周期内逐步劣化或引发失效。当产品在生产阶段失效或从客户端退回时，想要定位根因究竟在芯粒、互联结构还是封装本身，难度极高。这就要求建立可量化的质量指标，用于尽早识别临界缺陷，并长期追踪器件劣化情况。

供电就是一个典型例子。电流流经结构日益复杂的封装与互联，且这类结构的电流密度持续提升，供电路径的质量会直接影响电压裕量与系统行为。不同芯粒的功耗需求差异巨大，IR压降、同步开关噪声、快速瞬态变化以及共用供电网络带来的各类效应，无法单独分析单颗芯粒得出结论。尽管供电通路分布在数千个凸点、焊盘与硅通孔（TSV）上，哪怕其中一处发生劣化，也可能引发连锁反应，加速周边焊盘的老化。

行业走向异构、多供应商芯粒生态，进一步放大了这项挑战。单颗裸片无法反映整套系统全貌，单一芯粒供应商也未必能掌握完整封装的全部状态。

左移理念：封装前掌握更多信息

先进封装的成本特点，让前置决策变得极具价值。

晶圆测试阶段传统的通过/失败测试，无法检出集成后才会凸显的参数临界问题。对于先进封装而言，这类测试并不足够。一颗裸片可以通过常规测试，但依然存在参数临界特性，这类问题只会在封装完成后显现。

裸片内部深度测量能够提供另一层信息：时序裕量还有多少、裸片对电压波动的响应、其参数特征是否偏离同批次样本，以及器件对组装后工作环境的敏感度是否偏高。

这使得厂商可以把关键决策左移，避免将裸片投入高价值封装流程。例如，基于遥测技术的高级分析与晶圆测试阶段的深度参数数据，能够实现超越行业常规方案的异常样本检测、按芯粒预测最小供电电压VDDmin以设置静态工作电压，以及芯粒匹配时的功耗/性能分级。这些分析结论能够提升合格裸片（Known Good Die）质量可信度，避免临界裸片流入成本高昂的下游组装工序。

面向左移式SiP生产测试的高级遥测分析

目标不再仅仅是筛选合格裸片（Known Good Die），更多时候需要判断：这颗裸片是否适合作为该SiP的组成部分？这一判断标准的差异，会显著影响复合良率、封装报废成本以及最终产品质量。

封装过程发生了哪些变化？

封装前的观测能力只是问题的一面。裸片完成集成后，厂商需要了解器件发生了哪些变化。这时，封装前后参数关联分析就尤为重要。通过对比集成前后的参数特性，可以识别并量化封装带来的各类变化。

举例来说，时序裕量漂移，可能代表集成引入的效应，而非硅片本身固有缺陷。电压特性变化，可能指向封装供电问题。器件在空间上或裸片间的差异，可能与温度梯度、翘曲或结构应力相关。

对于中介层、基板、HBM以及基于TSV的3D堆叠等先进封装技术，这类分析的价值尤其突出。

厂商不再只问：“组装完成的SiP是否合格？”而是开始思考：封装之后，哪些参数发生了改变？原因是什么？这为封装表征、保护带定义、根因分析以及生产决策，提供了更丰富的依据。

从单裸片监测到芯粒间同步分析

封装完成后，需要把SiP本身当作一套完整系统看待。

一颗芯粒的状态会影响其他芯粒。算力裸片上的负载会改变封装功耗需求，引发电压跌落、产生额外热量，并影响封装内其他位置的时序裕量。这类相互作用可能是瞬态的，仅靠静态测量不足以捕捉。

芯粒间同步分析可以解决该问题：同步采集多颗裸片的长期测量数据。

工程师借此可以关联不同芯粒的事件，研究这类问题：一颗芯粒的时序裕量漂移，是否与另一颗芯粒上的功耗事件同步？某颗芯粒高温，会不会影响相邻芯粒的裕量？特定负载是否会在多颗芯粒上触发关联电压或时钟噪声？观测到的异常是裸片本身固有问题，还是封装内部组件交互引发？时序分析增加了另一维度，能够揭示静态测试无法发现的瞬态不稳定特性，以及和负载相关的器件行为。

行业由此从单芯片监测，转向感知封装的系统分析。

多数据流，统一SiP观测视图

先进封装也带来更多相关数据源。测量数据来自proteanTecs布设在多颗芯粒中的嵌入式监测单元与传感器，同时结合产线测试设备数据以及其他第三方数据源。如果单独查看每一路数据流，会忽略数据之间的关联关系。

示例：proteanTecs多裸片监测

多流分析技术在整套SiP系统框架下，对所有测量数据做同步与融合，实现跨芯粒、跨测试阶段、不同负载条件下的时序、电压与热行为关联分析。

这在定位故障根因时十分有用，用于判断问题源于硅片、组装工艺、封装供电网络、热交互效应，或是负载行为。

3D集成进一步提升难度

在3D架构中，上述大部分挑战会更加突出。纵向堆叠带来更多关联问题：TSV完好性、热机械应力、散热以及纵向供电。除传统合格裸片（Known-Good-Die）概念之外，3D架构还引入了合格堆叠（Known-Good-Stack, KGS）。

因此测试与监测需要贯穿堆叠的全生命周期。

最终封装前，堆叠级测试可发现接口问题、热机械效应与TSV完整性缺陷。在终测环节，对完整封装在真实工况下做验证。产品运行阶段，依靠同一套嵌入式监测能力，持续跟踪接口劣化与堆叠长期可靠性。

随着集成度提升，物理探针可及性不断下降，因此在全流程保持观测能力愈发重要。

从生产观测到运行态感知

SiP通过生产测试，并不代表先进封装带来的组件交互就此消失。

负载会变化、温度会变化、器件会老化。不同芯粒的保护带会在产品生命周期内产生差异化变化，互联质量同样会劣化。持续的运行态测量，能够捕捉封装互联出现临界状态或逐步劣化的信号，当后期发生失效时，可以区分故障来自互联结构、硅片、热效应还是供电问题。因此运行态健康与性能管理，也必须具备封装感知能力。

对整套SiP做热、供电与时序状态感知，可以定位在任意时刻，哪一颗芯粒限制了系统保护带。上层运行程序可以利用这些信息，完成电压、频率、热管理、健康与可靠性相关的调控决策。

这点尤为关键，因为不同SiP架构差异巨大：部分架构由主芯粒集中控制，另一些则采用分布式控制。供电域与时钟域可以共享或独立；稳压器可以集中部署、本地部署，或是采用嵌入封装基板的分布式集成稳压器（IVR）。

不存在一套适用于所有SiP的控制架构。

proteanTecs面向现场健康管理、功耗降低与性能优化的部分应用场景。

因此健康管理、降功耗（或提性能）方案，需要适配封装架构，同时评估整套系统的行为。

贯穿SiP全生命周期的统一观测视图

所有挑战的核心共性就是观测能力。封装前，观测能力用于判断芯粒是否真正适合集成；封装后，用于识别器件变化以及芯粒间交互行为；生产阶段，支撑更好的筛选、参数关联、电压配置与测试决策；产品运行阶段，提供热、供电、时序裕量与健康状态感知，在整个生命周期内优化整套SiP。

这些能力共同帮助半导体与系统厂商实现以下目标：

• 提升合格裸片与合格堆叠质量可信度

• 在制造流程中将关键决策点进一步前置

• 增强封装供电网络与互联质量的观测能力

• 改善复合良率，降低高昂的封装报废损失

• 加快SiP表征与根因分析

• 在多裸片系统中优化功耗与性能

• 提升长期健康度、可靠性以及全生命周期的功耗/性能表现

行业持续走向异构程度更高、结构更复杂的多裸片架构，核心问题也随之改变。仅仅确认单颗裸片可以正常工作，已经远远不够。