2nm以下，半导体的制造流程正在被重新定义

随着晶体管尺寸持续缩小，制造过程对各种工艺变化越来越敏感，能够用来控制和避免问题的工艺裕量也越来越小。进入2nm以下节点后，原本相对独立的各道半导体制造工艺开始相互影响，彼此之间的界限也越来越模糊。

在这一尺寸下，一个原子就可能改变芯片的工作特性，即使是轻微的晶圆探针接触，也可能损伤薄化衬底上的氧化层或通孔。工艺偏差还可能导致量测过程中出现错误报告。而在去除牺牲材料后，如果芯片上残留一个纳米级颗粒，就可能让昂贵的多裸片堆叠直接变成废品。

“人们正在从尝试探测 Chiplet，转向使用牺牲焊盘，因为他们不希望损伤那些真正用于后续键合的凸点。”西门子EDA汽车IC解决方案总监 Lee Harrison 表示，“现在我们又看到了混合键合（Hybrid Bonding），这是一项非常酷的技术，但你不可能对混合键合结构进行探测，同时还保证它保持完整。我们看到一些客户在测试之前就进行晶圆键合，因为现在使用的是超薄裸片和超薄晶圆。”

在较成熟的工艺节点上，制造工艺通常具有足够的裕量，因此这些问题可以被忽略。衬底更厚，不容易发生翘曲，结构也更加稳定。但在2nm以下，许多裸片都由多个 Chiplet 构成，因为处理性能的需求已经远远超过了在一个光罩尺寸裸片中所能容纳的晶体管数量。这会提高热密度、增加结构应力，同时也会带来大量未知因素，因为不同的工作负载可能以不同方式对芯片施加压力。与此同时，要进一步提高器件整体性能，就需要让所有结构变得更小、更薄，也因此更加脆弱，从而形成一系列相互重叠、甚至经常相互矛盾的需求。

大型AI数据中心已经充分意识到这些问题，因此正在转向采用冗余计算集群。“你可能会遇到一些制造问题，所以我们正在通过冗余来构建解决方案。”Synopsys多裸片战略与3D IP产品管理总监 Rob Kruger 表示，“因此你可以采用冗余集群，而不是冗余通道和3D互连。因为如果发生一个故障，它可能导致一整组故障，而不仅仅是一个故障。这样一来，就需要进行多裸片测试，不仅要在集成之前对这些裸片进行测试，集成之后还要再次测试。现在已经有一些标准能够提供帮助，而且在每个裸片上配置分层测试服务器也正在变得越来越普遍。你可以在封装之前、封装之后分别进行测试，如果发现问题，还可以利用冗余能力对封装进行修复。UCIe和3D连接都可以采用这种方式。”

这样一来，系统就不必把容错空间局限在封装内部的单个裸片上，而是可以通过备用计算资源，在出现故障时切换到其他资源，从而提高系统的整体可靠性。有意思的是，这种思路其实并不新。几十年前，大型机和小型机就已经采用类似的方法来减少系统停机时间。不过，到了20世纪90年代，随着运行Windows NT以及各种Unix系统的低成本服务器逐渐普及，这种方案在很大程度上被弃用了。

尺寸缩小推动了廉价硬件的大规模普及，但物理定律正在开始抵消这种成本优势。在晶圆上采用完全相同的工艺，也可能在晶圆不同区域产生不同结果。虽然这种工艺变化通常具有一定的可预测性，但它可能进一步影响曾经并不受其影响的其他工艺。

“我们看到晶圆上检测到的缺陷数量出现爆炸式增长，已经达到数百万个。”Onto Innovation业务开发高级总监 Prasad Bachiraju 表示，“由于设备的灵敏度，当你试图捕捉关键缺陷时，它实际上也会把周围区域以及工艺变化本身识别为缺陷。这些都属于噪声和干扰。”

其他业内人士也认同这一点。proteanTecs解决方案工程副总裁 Noam Brousard 表示：“我们发现，随着工艺节点不断推进，行业已经越来越难仅凭检测结果来判断哪些问题会真正影响芯片的电气性能。在2nm及以下节点，检测设备可能捕捉到大量异常信号，其中很多其实只是局部工艺波动，并不意味着芯片存在最终会影响功能或可靠性的实际缺陷。”

目前不存在单一的解决方案。相反，需要多种方法协同工作，在持续监控的情况下相互配合，并且每种方法都需要结合其与其他解决方案之间可能产生的相互影响进行评估和部署。

Brousard 表示：“我们监控质量和健康状态的方式正在发生一个范式变化，那就是我们不再跟踪单一指标，而是关注大量数据点的集合。工艺波动、温度或电压等单独指标可能表明某个条件已经超出范围，但它们也可能只是正常波动，并不意味着真正存在缺陷。随着设计变得越来越复杂，能够指向零件存在缺陷的线索越来越多，但区分无害的波动与会影响器件运行的状态也越来越困难。你需要关注最终结果，也就是实际逻辑受到多种潜在因素组合影响后的情况。”

此外，制造过程中可能引入缺陷的环节越来越多，产生的数据量也越来越大，传统的云端处理方式已经难以应对。要理解这些数据，就需要从海量数据中提炼出有意义的信息。

“整个行业已经转向虚拟化能力，并减少依赖迭代式工作来开展研发。”泛林集团Semiverse Solutions首席AI官兼公司副总裁 David Fried 表示，“大量虚拟化、建模和优化工作已经完成，因此我非常希望，正在向这些节点量产阶段推进的结构和技术，能够以比过去技术更加稳健的方式完成设计。希望这意味着我们不会在这些技术中遇到后期才出现的、足以阻断量产的问题。”

“这些技术的量产爬坡确实是一项挑战。单个工艺的波动性仍然会非常难处理。数百道工艺必须结合在一起，你需要考虑所有这些工艺中的变化。过去，人们通常会在晶圆厂里投入大量晶圆进行实际生产，再通过数据测量、计量和检测等手段，逐步摸清各种工艺波动的边界。但如今的工艺复杂度已经高得惊人，制造流程包含的步骤太多，仅靠实际生产和硬件测试，已经无法把所有可能的情况都覆盖到。”

这里其实没有什么特别意外的变化，真正改变的是制造过程中需要考虑的因素越来越多。

“翘曲其实已经是一个比较容易理解的问题了。”Bruker Semiconductor产品营销经理 Juliette Vandermeer 表示，“翘曲其实已经是一个比较容易理解的问题了。你了解具体的工艺，也知道晶圆上生长的薄膜材料和工艺条件，因此基本可以判断晶圆会向哪个方向翘曲。但如果翘曲程度过大，还可能进一步产生微裂纹。”

要发现这些微裂纹，就需要深入观察芯片内部的不同金属层。通常可以采用X射线衍射成像，也称为X射线断层成像（X-ray tomography），在每个工艺阶段或工艺环节对芯片或封装内部的实际情况进行观察和测量。

Vandermeer表示：“随着各层结构越来越薄，对测量精度的要求也越来越高。真正的挑战在于厚度和浓度，也就是材料的生长过程。在生长过程中需要控制温度，而界面粗糙度也会影响电阻通道的质量。这些都是我们需要测量的参数。如果前端工艺出现误差，这种误差可能一路传递到最终环节。我们的客户需要确保整个工艺都处于良好的控制状态。工艺规格需要严格控制在埃米级，而计量规格则需要达到亚埃米级。”

图1：X射线衍射成像可在晶圆发生断裂前，识别可能导致严重结构失效的缺陷。来源：Bruker

这已经不只是制造过程中各道工艺相互重叠的问题，而是整个从芯片设计、制造到实际应用的流程都在变得更加紧密。数据需要在不同环节之间双向流动，并打破传统的信息孤岛进行分析。与此同时，要从这些数据中提取有价值的信息，还需要更多类型的测试、检测和计量设备，以及相应的数据基础设施，对海量数据进行筛选和处理，并在发现问题后及时采取措施。

西门子EDA的 Harrison 表示：“我们开始看到不同方法之间出现融合。常规的ATPG扫描仍然在整个测试策略中占据主导地位。你可能有几千个处理单元，因此可以使用ATPG对这些处理单元进行测试。但如果你在进行某种核心筛选（core harvesting），那么可能会采用另一种策略，例如BIST（内建自测试，Built-In Self-Test）或其他类型的功能测试，用于重新分配通道或互连等。与此同时，现场测试目前也正在成为一个重要需求。我在2019年制定最初的系统内确定性测试（in-system deterministic test）产品方案时，就有几家汽车客户要求获得比逻辑BIST更好的测试质量。但后来，数据中心领域的客户真正采用了这项技术，并推动它进一步发展。他们利用数据中心定期进行的测试来确保一切仍在正常工作。这样做可以节省大量资金，因为他们能够判断什么时候应该进行预防性维护，而不是仅仅凭猜测来决定。”

仅仅设定温度上限或跟踪数据传输速度已经不够。现在需要一种分层方式，在制造和运行的每个阶段对数据进行协调、解读和优先级排序，然后确定这些数据在哪个环节能够发挥最大的作用。

proteanTecs的 Brousard 表示：“Margin Agents 让我们能够回答一个比单纯温度更重要的问题。它告诉我们某个芯片内部特定功能区域到底有多安全，而不仅仅是它有多热。这一区别对于堆叠结构而言非常重要。在交错堆叠或垂直堆叠结构中，各层之间的热耦合可能降低某个域实际拥有的时序裕量，即使该域内部没有发生任何变化。相邻的芯片层可能出现高温，器件自身产生的热量也会使局部温度进一步升高，从而导致位于其上方或下方区域的时序路径裕量下降。热传感器可以检测到温度升高，但无法判断这种温升是否已经带来了实际的时序风险。局部温度与裕量下降之间的关系，取决于受到影响的具体时序路径、这些路径相对于高温层的布线位置，以及它们所处的工作电压。”

这种影响可能只涉及晶圆上的单个裸片，也可能影响整个面板或先进封装。

PDF Solutions首席执行官John Kibarian表示：“当晶圆在晶圆厂完成测试时，晶圆厂并不知道这些芯片之后会被送到哪里进行封装、组装和测试。因此，他们需要建立一套机制，明确这些材料应该流向哪里，并让整个流程尽可能减少人工介入。这其实是过去一直没有真正解决的问题。我们把它称为‘编排层’（orchestration layer）。它有点像一种低代码或无代码的方式，用来连接不同的应用系统。比如PLM、ERP和MES系统，以及工程数据、制造良率数据，最终还有设计自动化相关的信息，都需要彼此打通。只有把这些信息连接起来，才能减少人工参与，让AI获得足够的数据，并据此做出合适的决策。”

芯片裸片上的特征尺寸越小，或者封装越密集，要全面掌握整个制造过程就越困难。在2nm以下的每一个新节点中，都需要更多的测试、更高的精度，以及更多关于芯片或封装表面和内部状态的信息。此外，每道工艺都需要纳入跨工艺数据，并了解每个工艺步骤可能对其他工艺步骤产生的影响。测试、测量和检测所涉及的工艺环节如今存在大量相互重叠的组合，因此既需要分别考虑每个环节，也需要综合考虑这些环节之间的相互影响。