台积电3纳米产能紧急扩容

AI大模型与高性能计算算力需求持续快速扩张，正在强力拉动全球先进芯片制造产能，台积电3纳米及以下先进工艺迎来需求爆发，产能供不应求局面进一步凸显。

有消息称，应全球客户的强劲订单诉求，台积电正在加码3纳米及以下先进制程产能供给，机构预测，2026年第三季度台积电3纳米制程单季产值将首次突破850亿元，创下该制程单季产值历史新高，占公司整体营收比重超过三成，将持续抬升企业毛利率水平。

当前台积电3纳米家族整体产能处于供不应求的状态。台积电董事长魏哲家在此前法说会上公开表示，按照过往运营策略，台积电一般不会在制程抵达目标产能之后再追加额外产能，但面对AI应用爆发带来的海量算力芯片订单，台积电选择打破原有惯例，专项扩大3纳米产能规模。但晶圆厂建设周期漫长，新建一座晶圆工厂通常需要两至三年周期，这也意味着3纳米产能紧张的现状，短期之内很难得到充分缓解。

为缓解产能缺口，台积电采取新建产线与存量厂区优化并行的双重策略。一方面加速各地新晶圆厂建设进度，另一方面深挖现有厂区潜力，推动产线设备跨节点调配，将部分原有5纳米设备改造适配3纳米生产需求，实现7纳米、5纳米、3纳米多节点之间弹性调度，最大化释放现有硬件资源的产出能力。台积电内部判断，2026年下半年，3纳米制程的毛利率水平，有望超过公司整体平均毛利率，先进工艺对于盈利的拉动作用将进一步释放。

从已经披露的2026年第二季度财报数据能够清晰看到制程迭代的趋势，先进制程营收重心正在从5纳米向3纳米快速切换。二季度台积电3纳米制程出货金额占全季晶圆销售金额比重达到30%；5纳米制程营收占比由一季度的36%回落至33%，工艺迭代的结构性变化已经在财报层面显现。与此同时，2纳米制程的产出贡献也在持续放大，首阶段市场表现超出企业内部预期，成为支撑整体业绩增长的又一重要动力。

在3纳米、2纳米完成商业化爬坡的同时，台积电已经把技术研发重心推进至埃米世代，在2026北美技术论坛上，完整对外披露直至2029年的新一代工艺技术路线图，针对AI/HPC高性能计算、智能手机与客户端芯片两大应用赛道，打造差异化的工艺节点矩阵，不同节点匹配专属晶体管架构与配套技术，适配不同场景的性能、功耗与成本诉求。

其中A16作为埃米世代首发工艺节点，规划2027年实现量产，该节点搭载Super Power Rail（SPR）背面供电技术，核心面向高性能数据中心算力芯片。行业消息透露，A16首批导入客户名单涵盖苹果、英伟达，OpenAI与博通联合开发的第二代AI专用ASIC芯片，计划落地这一工艺节点。面向消费电子市场的A14制程预计2028年量产，采用第二代GAA纳米片晶体管，叠加NanoFlex Pro配套技术，主要服务高端手机与客户端芯片产品。A13制程定在2029年推出，属于A14的光学微缩版本，依托设计技术协同优化DTCO实现约6%晶体管密度提升，同时保持和A14之间IP兼容，降低客户迁移成本。同样2029年登场的A12，则作为A16的后续迭代节点，融合第二代纳米片晶体管与背面供电方案，为AI、HPC领域提供更大幅度的性能提升空间。

本次路线图中，一个极具行业讨论度的决策是，台积电明确规划到2029年的全部工艺节点，暂时不会引入HighNA EUV高数值孔径极紫外光刻机，选择继续挖掘现有EUV设备的技术潜力。该策略和英特尔的技术选择形成明显反差，背后是台积电在技术收益、设备巨额投入、量产风险三者之间做出的审慎权衡。HighNA EUV设备采购、运维成本高昂，单台设备造价数倍于现有EUV设备，大规模导入会带来资本开支陡增，也会带来工艺适配、良率爬坡的不确定性。台积电希望依靠DTCO协同优化、晶体管架构创新、工艺微缩等手段，在现有光刻硬件基础上完成埃米级工艺迭代，控制资本投入，平衡客户成本与代工企业盈利水平。