AI 内卷到下半场，胜负早已不在先进制程

当下AI基础设施的建设逻辑正在发生深刻变化。算力系统越来越依赖多家晶圆厂、多条半导体技术路线，借助先进封装、供电、内存与高速互联技术实现跨领域融合。长期以来，公众讨论AI硬件时，话题几乎都会从AI加速器切入。GPU、定制AI加速器、CPU和高性能计算裸片，已经成为AI时代最标志性的硬件产品，同时也是前沿半导体资本投入最集中的方向。

先进逻辑制程、超高晶体管密度、高性能标准单元库和成熟完善的设计流程，是算力规模不断向上拓展的必要基石。但一份深度产业分析指出，仅仅依靠一颗高性能AI加速器，并不足以搭建起完整可用的AI基础设施。一套现代化AI算力系统，从来不是单颗芯片、单一晶圆厂、某一个制程节点或是单一技术体系就能完成的产物。它是一套实体系统，汇聚多条半导体产业链成果，依靠封装、基板、芯片互联、供电、散热、可靠性工程和规模化制造能力落地成型。

这一认知上的区分有着极强的现实意义。AI浪潮带来的变革，并不只停留在逻辑芯片制程的迭代升级。它正在倒逼整个半导体行业重新思考如何整合来自不同产线的产品：逻辑芯片、存储器、模拟芯片、功率器件、化合物半导体、光子器件、微机电系统以及成熟制程控制芯片，如何融为一体，打造成统一的算力基础设施平台。换而言之，AI基础设施正在演变为一套多晶圆厂协同的物理实现堆栈，而这一点，正是目前大量AI硬件讨论当中被忽视的关键缺口。

AI硬件当中最容易被看见的部分，是采用前沿制程生产的逻辑裸片。其中涵盖GPU、CPU、AI加速器、网络处理器以及各类定制计算引擎。这类高端器件离不开领先工艺、高密度布线、高性能晶体管、复杂供电网络，以及复杂度日益提升的自动化设计工具。即便如此，逻辑芯片也只是整套系统的计算中枢，不等于完整系统本身。加速器可以完成矩阵运算、张量负载、推理引擎调度、训练循环与数据流规划，但它所能释放的上限完全取决于周边配套条件。其中就包括数据抵达芯片的传输速度、内存与计算核心之间的物理距离、供电输送效率、热量排出能力、信号引出封装的路径、光电输入输出的扩容潜力、封装方案的制造良率，以及后续整套系统的测试验证和部署落地。这也就解释了为什么AI硬件的竞争早已不再只是逻辑制程层面的比拼。加速器是台前最醒目的部件，但真正决定产品上限的，是背后一整套基础设施堆栈。

存储晶圆厂正在被推到AI基础设施的核心位置。当前AI算力普遍面临内存带宽瓶颈，一款加速器的综合性能，不能只用峰值算力衡量，调取数据的实际效率同样至关重要。DRAM、NAND闪存，尤其是高带宽内存HBM，已经从过去系统里的次要配件，升级成为AI计算架构当中不可分割的一环。内存摆放位置、带宽性能、散热表现、功耗特性以及封装集成方案，都会直接影响系统层面的最终性能，封装技术的定位也随之改变。

CoWoS、中介层、桥接芯片等高密度先进封装方案，不再只是简单实现多芯片并排摆放。它们创造出逻辑芯片和内存之间紧密耦合的物理连接方式，这种紧密集成，依靠传统板卡布线方案根本无法实现。存储晶圆厂负责生产存储芯片，而AI系统则需要把内存集成进一款高带宽、散热稳定、机械可靠、良率可控的封装载体之中，这便是硬件落地的物理实现过程。

从外部观察，AI硬件给人的印象几乎全部是数字电路，但任何实体系统都离不开模拟与混合‑信号器件构成的隐藏接口层。接口电路、时钟模块、传感器、转换器、信号重定时器、电压调节器、电源管理芯片、监测电路与控制环路，往往使用和前沿逻辑芯片完全不同的工艺节点进行生产。

这类器件虽然很少进入公众视野，却属于系统运行的刚需。它们负责维护信号完整性、供电时序、设备遥测、系统控制、电路保护、时钟同步，打通数字计算裸片与系统其余板块之间的通信链路。这也充分说明成熟制程和特色工艺产能依旧具备极高的产业价值。AI系统内并非所有器件都必须使用最先进的逻辑制程，大量辅助功能选用工艺稳定、成本可控或者高度定制化的成熟工艺反而效果更佳。AI基础设施需要前沿制程与非前沿制程并行发展。一个系统之所以先进，依靠的是各个组件高效协同，而不是每一颗芯片都采用最小制程节点。

随着加速器、内存堆叠、交换芯片、机架级算力系统持续扩容，供电输送已经成为制约算力规模向上突破的核心瓶颈，功率半导体晶圆厂由此深度入局AI基础设施的建设浪潮。电源转换、电压调节、电流输送、板级供电架构、机架配电方案以及数据中心能效优化，如今已经和半导体算力扩容深度绑定。硅基功率器件、氮化镓、碳化硅、高端稳压芯片、电源管理IC共同组成AI硬件堆栈的一部分。

当下行业面临的挑战早已不再是单纯提升计算性能，而是要在损耗、噪声、散热、可靠性指标可控的前提下，为算力集群输送稳定电力。芯粒架构与封装设计，从此必须和供电架构进行耦合设计。行业再也不能将供电方案当成电路板设计后期的补充工作。面向大电流AI算力系统，供电属于一项横跨裸片、封装、基板、电路板、机架乃至机房设施的系统性物理设计难题。即便计算芯片来自顶尖先进制程晶圆厂，如果配套供电生态无法同步扩容升级，整套算力系统的规模扩张也将遭遇天花板。

氮化镓、碳化硅、砷化镓等化合物半导体材料，同样属于广义AI基础设施堆栈当中的一环。它们主要用于高效率电源转换、射频系统、高频通信以及特殊物理接口。虽然这类器件通常不会放置在主AI加速器芯片内部，却承担着算力集群外围基础设施的支撑任务。

这一点具备长远的产业意义。AI系统的性能瓶颈正逐步向能耗和通信带宽转移。随着数据中心不断扩张，电源转换效率、高速链路质量、跨封装-板卡-机架-机房的数据传输能力变得愈发关键，化合物半导体器件正是解决上述痛点的重要抓手。这一事实也再次印证，AI基础设施不是单一晶圆厂就能够完成的产物，而是多项半导体技术融合出来的成果。

算力规模持续扩张，传统电互联方案的短板也日益凸显。当系统从单颗加速器，一路扩展至多芯片模组、板卡、机架、算力集群和大型数据中心，数据传输就演变为一大核心难题。电输入输出接口依旧不可替代，但光通信在带宽、传输距离、能效以及系统架构层面的优势正在不断放大，光子芯片晶圆厂由此正式纳入AI基础设施堆栈。硅光芯片、激光器、调制器、光电探测器、光波导、光收发模块，以及未来的共封装光学（CPO），构成了一套和传统逻辑芯片完全独立的制造与集成生态。

不过仅有光子器件并不能解决全部的数据传输难题。光芯片还必须与集成电路互联，配套光接口完成封装，和光纤、光波导精准对齐，抵御温度波动与机械形变带来的干扰，完成封装级测试和产品可靠性验证。正因如此，共封装光学CPO并不单单属于光子技术课题，它同时涉及封装、散热、机械结构、电路、光路、制造工艺和可靠性工程多重挑战。光子晶圆厂负责产出光学器件，而AI基础设施则需要将光路打造为一套稳定、可以大规模量产落地的完整系统。

成熟制程晶圆厂的长期价值，常常在AI行业讨论当中被低估。实际上AI基础设施高度依赖成熟制程芯片，完成系统控制、传感采集、电源管理、运行监测、安全防护、时钟同步、工业接口以及整机运维工作。上述大部分功能并不需要最前沿制程节点；恰恰相反，经过长期验证、稳定性高的成熟工艺往往更加适配。

AI系统对外宣传的焦点大多集中在加速器本身，但整套设备的运转离不开海量配套器件。控制器、电源管理芯片、传感器、重定时器、接口芯片、基板管理芯片以及其他基础设施IC，共同保障系统稳定运行、运行状态可观测、指令可调控。一旦缺失这一层基础设施芯片，再强大的加速器也只是一颗孤立的高性能器件，无法构建完整可用的运行环境。这也是提醒行业不能仅依靠前沿逻辑芯片产能的视角，去判断整个AI产业的发展空间。

如果各家晶圆厂负责生产系统当中的各类零部件，那么先进封装就成为了把所有零部件汇聚一体的核心融合平台。这也是CoWoS、CoWoP、芯粒、CPO、中介层、桥接芯片、基板、晶圆级集成以及封装‑板卡过渡方案至关重要的根本原因。

它们早已超越了普通封装载体的定位，升级为异构硬件的物理融合平台。先进封装将逻辑芯片、内存、光子器件、供电通路、基板、互联走线、散热通道和机械约束条件，整合进一套具备量产可行性的完整系统。但这项多技术融合工作落地难度极高，每一类硬件都拥有截然不同的物理约束：逻辑芯片需要高密度布线与稳定供电；HBM内存要求近距离高带宽互联以及严格温控；光子器件需要光路精准对齐与温度稳定性；功率器件需要承载大电流并保障转换效率；模拟接口芯片需要抑制噪声、保障信号完整性；基板材料需要尺寸稳定、低信号损耗并且易于制造；散热系统需要直达发热源；测试流程需要能够采集组装完成后系统内部的信号；可靠性方案则需要保证跨材料、跨接口长期稳定运行。

由此不难看出，先进封装绝不等于简单“把几颗芯片拼在一起”，它本身就是AI基础设施的物理实现层。

过去半导体产业习惯于将赛道分割为逻辑、存储、模拟、功率器件、光子、封装、电路板、系统等独立板块。这种划分便于企业内部管理分工，却容易掩盖当下算力扩容的真正难题：AI基础设施强制要求各个原本独立的技术板块深度联动。逻辑裸片布局影响内存摆放位置；内存摆放位置改变封装尺寸与散热表现；散热条件反过来制约供电方案；供电设计影响基板选型；基板设计关乎信号完整性与生产良率；光I/O重塑封装架构；封装架构进一步影响测试通道、可靠性以及良率水平。

最终形成一套环环相扣、深度耦合的物理系统。任意一层出现短板，都有可能演变为整套基础设施平台的性能瓶颈。这就要求行业跳出单一晶圆厂产品优化的传统思路，转向互联互通的完整硬件实现堆栈视角。

器件性能、材料特性、晶体管密度依旧是产业发展的基础，但仅仅依靠这些要素并不足以打造出成熟商用的AI基础设施。一款性能优异的新材料，依旧要经过加工、光刻、键合、检测、组装、测试和可靠性验证，才能够转化成可用产品。一款实验室表现亮眼的光子器件，商用阶段还要承受封装应力、温度漂移、光纤焊接、参数校准以及长期可靠性考验；一款高效率功率器件，也必须适配板卡、机架或者封装级别的供电架构；高密度基板需要同时达成翘曲控制、布线、过孔、可靠性、良率以及成本目标。

即便是一颗算力密度出众的AI加速器，也离不开稳定的数据供给、电力、散热以及全系统集成。这代表行业迎来一次根本性转向：下一代AI硬件赛道的胜负，将不再仅仅由性能最强的单颗器件决定，而是由落地完成度最高的整套系统所定义。

一个更加完整的观察视角，就是把AI基础设施看作一套多晶圆厂协同的物理实现堆栈：逻辑晶圆厂打造算力引擎；存储晶圆厂搭建带宽与容量层；模拟与混合‑信号晶圆厂产出接口、控制与信号转换器件；功率半导体晶圆厂保障高效能源输送；化合物半导体晶圆厂赋能高能效电源与高频功能；光子晶圆厂完成光信号的数据传输；成熟制程晶圆厂提供控制、监测等基础设施芯片；封装与封测流程将异构器件整合为一套可量产平台；基板与材料生态构筑整套硬件的物理基底；散热温控系统保障基础设施稳定运行；测试、可靠性与良率管控流程，决定这套系统能否实现大规模扩容。

这套完整链条，就是AI硬件的物理实现堆栈。它覆盖的范围远大于加速器芯片、大于单一封装方案，也大于单家晶圆厂的产能边界。

长期以来，AI基础设施往往只用算力性能指标进行衡量。但实体算力系统的内涵远比算力数字更加宏大。它本质上是一项横跨晶圆厂、材料、封装、基板、光学、供电、散热、制造、测试、可靠性、良率管控的融合工程。前沿逻辑芯片不可或缺，但它只是整套堆栈当中的其中一层。AI加速器只有连上内存、供电高效、散热到位、封装可靠、光电链路通畅、配套控制芯片齐全并且完成大规模量产，自身的算力价值才能够真正释放。

未来AI硬件下一阶段的竞争，本质上属于多晶圆厂协同的物理实现堆栈之争。多家晶圆厂、多种材料、多类器件、多条工艺路线，最终共同服务于同一套AI基础设施系统。未来能够胜出的企业与产业生态，不会是那些孤立优化单一零部件的参与者，而是有能力打通多条半导体技术链路，交付稳定、可量产、可规模化扩张的完整算力基础设施方案的玩家。材料性能、器件算力、封装密度固然重要，但唯有完成系统层面的物理落地实现，这些前沿技术才能兑现真正的商业价值。