合见工软发布国内首款三维芯片物理设计工具

在近日举办的2026 IDAS设计自动化产业峰会上，国内数字EDA与IP龙头上海合见工业软件集团股份有限公司召开2026年度新产品发布会，集中推出Agentic EDA智能体战略体系、国内首款三维芯片物理设计工具、本土先进工艺节点收敛工具等一系列自研成果，填补国内EDA在商用级3DIC物理设计、EDA专用智能体等领域的空白，为本土EDA产业实现进阶发展夯实技术底座。

自2020年成立以来，合见工软保持每年迭代重磅产品的研发节奏，六年时间累计推出近50款EDA相关产品，技术对标国际主流水平，产品已经在国内大批芯片企业落地部署，核心产品形成可观市场占有率，推动国内EDA产品研发与产业生态建设持续向前。本次新品发布会，企业将AI智能体、三维芯片设计、先进工艺后端收敛、可测性设计、PCB系统设计多条技术线同步推进，展现本土EDA全链条攻坚能力。

本次发布的核心成果之一为Agentic EDA智能体战略，重磅推出UniVista Verification GOAT套件，也是国内首款面向数字芯片验证全流程的EDA专用智能体工具包，包含软件仿真、验证调试、回归测试管理、硬件仿真与FPGA原型验证四大专家级验证智能体。产品采用目标驱动的Agent架构，将AI能力转化为可验收的工程结果，深度耦合合见工软现有数字验证工具链，形成“自主可控EDA+专用Agent”协同模式。和通用大模型智能体不同，这套套件不会替代工程师最终判断，由用户定义任务目标、权限与验收标准，智能体完成分析执行，EDA输出真实工程反馈，工程师依据完整可回溯证据链完成关键决策，构建边界可控的AI-EDA工作范式。

合见工软CTO贺培鑫表示，生成式AI正在重构芯片设计模式，AI赋能EDA的重点不在于由模型直接完成任务，而是搭建验证目标、工程方法论、工具运行反馈、可回溯证据链的完整业务闭环，形成AI探索方案、EDA落地验证、工程师统筹把关的协同机制，以此应对复杂芯片验证的效能瓶颈。合见工软数字验证工具已经经过百万级项目用例打磨，获得国内头部客户采用。值得关注的是，华为在本次IDAS峰会上发布面向逻辑折叠芯片的本土EDA工具链τEDAV0.1，合见工软UVS、UVD仿真调试平台入选主力配套工具，这套工具链覆盖3D逻辑折叠芯片从架构规划到签核全流程，为国内芯片绕开先进制程约束、依靠三维架构提升性能提供工具支撑。

围绕AI赋能硬件设计，合见工软同步发布UniVista Tespert AIMBIST全流程MBIST平台，覆盖设计规划、IP插入、测试诊断、量产良率分析全链路，依靠AI分组缓解布线拥堵，轻量化架构实现30%以上面积缩减，兼容多厂商测试IP，借助晶圆级AI分析定位良率瓶颈，模块可灵活对接第三方工具，改善芯片测试效率与量产表现。UniVista Archer AI+电子系统设计平台完成AI能力升级，原理图模块支持自然语言驱动设计操作，支持企业自定义AI规则，原生EDA架构避免外挂AI方案的各类缺陷，赋能硬件研发提效。

在三维芯片设计赛道，合见工软交出突破性成果UniVista 3DIC Designer，这是国内首款原生三维芯片物理设计工具，适配逻辑折叠、韬定律技术路线，依托自研真三维布局算法，打破国内商用3DIC物理设计工具空白。当前市面多数3D相关EDA工具由传统2.5D工具扩展而来，偏向粗粒度芯粒堆叠，难以满足单元级逻辑折叠全局优化需求。UniVista 3DIC Designer面向混合键合场景底层重构，集成智能分区、多目标优化、物理场感知放置、异构并行加速，可处理十亿门级大算力芯片，同步兼顾时序、功耗、面积、热分布多维度约束，解决跨裸片时序、布线、热点、互连平衡等工程难题，助力逻辑折叠技术依托成熟制造产线规模化落地，为本土算力芯片提供自主可控三维设计底座。

贺培鑫指出，后摩尔时代性能提升重心逐步由晶体管微缩转向架构创新，逻辑折叠提供了降低先进制程依赖的重要路径，而这套技术的落地，离不开底层真三维设计底座的支撑。

发布会另一款重点产品UniVista NodeClosure补齐本土数字EDA后端ECO核心能力，面向本土先进工艺打造一站式设计收敛平台。ECO是流片前不可或缺的微创优化手段，可以避免全流程重跑带来高昂时间与流片成本。伴随AI、RISCV大芯片规模持续扩张，芯片迭代速度加快，海外后端工具面对本土先进工艺规则时常出现适配短板。UniVista NodeClosure采用物理感知增量优化架构，强化本土工艺DRC自动修复能力，打通海外主流设计流程与本土晶圆厂工艺之间的断层，在不改动既有设计流程前提下帮助项目平滑迁移至本土工艺，减少ECO迭代轮次，兼顾设计端与制造端诉求，提升芯片量产良率。

除EDA工具之外，合见工软持续完善EDA+IP一体化布局，业务覆盖数字设计、可测性设计、先进工艺后端、高速互联IP与系统级EDA，改善本土EDA产业碎片化现状，为国内芯片产业提供一体化本土化方案。整体来看，本次发布的产品矩阵，分别从AI智能赋能、三维架构创新、先进工艺落地、硬件系统设计多个维度补齐产业短板，也映射出本土EDA从单点工具突破走向体系化、全链条发展的行业趋势。