富士通发布Monaka处理器：2nm CPU搭配5nm SRAM

来源：半导纵横发布时间：2026-08-28 18:52

CPU

服务器

生成海报

富士通公布下一代Arm服务器处理器Monaka的更多技术细节。

富士通近日在一场技术说明会上进一步披露了FUJITSU-MONAKA的技术细节。这款自“富岳”超级计算机时代起便开始研发的2nm Arm服务器处理器，采用了颇具特色的异构堆叠设计：将采用2nm工艺制造的144核心计算Die，与采用成本更低、工艺更成熟的5nm节点制造的SRAM和I/O Die进行面对面堆叠。双路配置下，每个节点可提供288个核心。富士通表示，Monaka计划于2027年开始出货。

这一消息最初来自富士通自身公布的会议资料，随后Tom's Hardware、Wccftech等媒体也对其技术架构进行了进一步解读。Monaka的意义并不仅限于富士通推出了一款新的服务器芯片，它也是过去两年整个半导体行业不断探索的一种设计思路的实际案例：只有真正需要最先进制程的计算模块使用最新、成本最高的工艺，而缓存、I/O、内存控制器等其他部分，则采用更成熟、成本更低的制程，并通过先进封装技术进行堆叠整合。

如果富士通能够在2027年实现这一设计的规模化出货，Monaka或将成为AMD、英特尔以及超大规模云服务商自研芯片团队都需要关注的一种新设计范式。

富士通目前确认了哪些Monaka信息？

从富士通在ISC、Hot Chips等技术会议上公布的资料来看，Monaka已经确认的部分技术规格相对明确，但仍有不少具体参数尚未正式公布。目前可以确认的是，Monaka单颗处理器拥有144个核心，双路服务器配置下可扩展至288个核心。计算核心Die采用2nm工艺制造，而SRAM和I/O Die则采用5nm工艺。

富士通在其技术资料中明确指出，对于I/O和SRAM等模块而言，5nm工艺更加合适，因为这些模块并不能从最先进的晶体管密度中获得明显收益，但如果采用先进制程，制造成本却会大幅提高。Monaka支持Arm的可扩展向量扩展2（SVE2），向量宽度为256位。这相比富士通此前用于“富岳”超级计算机A64FX处理器的512位SVE有所缩减。但这并不意味着性能上的简单退步，更像是一种新的技术平衡。对于当前的AI和HPC工作负载而言，内存带宽的重要性正在不断提升，单纯增加向量计算宽度已经不再是唯一的性能提升路径。因此，富士通为Monaka配备了12通道DDR5内存，并支持PCI Express 6.0和CXL 3.0。

富士通将Monaka定位于AI和高性能计算市场，并已确认该产品计划于2027年开始出货。至于目前行业媒体中流传的一些具体参数，例如频率和TDP等，则主要来自参加富士通Hot Chips 2026技术会议的媒体报道，而非富士通正式发布的产品规格书。因此，文中涉及“媒体报道”而非“官方确认”的信息，仍需要与富士通已公开的资料加以区分。

2nm与5nm为何要拆开？

Monaka最核心的工程设计，并不仅仅是按照功能进行Chiplet拆分，更重要的是基于成本对不同工艺节点进行分配。目前，一片采用先进2nm工艺制造的晶圆，其单位面积成本远高于5nm晶圆。而缓存和I/O逻辑本身属于面积较大、晶体管密度相对较低的结构，对于这些模块而言，采用最新制程并不会带来同等程度的性能提升。富士通的解决方案是，只将计算核心放在2nm节点上制造，而将SRAM和I/O分别制成独立的5nm Die，并通过面对面的混合铜键合技术，将它们直接堆叠在计算核心下方。

根据参加Hot Chips 2026会议的媒体报道，Monaka甚至将整个末级缓存完全移出计算Die，放置在单独的5nm SRAM Die上，再堆叠于计算Tile下方。相比当前大多数Chiplet设计，这是一种更为激进的拆分方式。如今不少处理器虽然已经将计算核心和I/O进行分离，但缓存通常仍然与核心位于同一Die上。

富士通的方案则进一步将缓存独立出来。富士通公布的资料还给出了这一设计的效果：与所有模块均采用先进节点制造的方案相比，将2nm计算Die堆叠在5nm SRAM之上，可将整体硅片面积减少约30%。这不仅仅是一项提升效率的设计，更直接关系到芯片制造成本。对于一家芯片研发投入规模远小于英伟达或AMD的企业而言，减少每颗芯片所需的2nm硅片面积，也正是富士通能够尝试进入2nm数据中心芯片市场的重要原因之一。

Monaka-X：哪些已经确认，哪些仍只是报道？

这篇新闻中最引人关注的信息，同时也是目前官方确认程度最低的部分，是关于Monaka后续产品Monaka-X的消息。根据Wccftech等行业媒体的报道，Monaka-X可能瞄准1.4nm工艺，计划于2029年前后推出，并有望支持英伟达NVLink Fusion互连技术。如果这一设计最终实现，富士通的Arm CPU将能够以接近英伟达Grace CPU的方式，与英伟达GPU进行高速一致性内存互连。不过，截至目前，1.4nm、2029年以及NVLink Fusion支持这三项具体信息，均尚未出现在富士通已公开的官方资料中。这些消息主要来自报道Hot Chips会议以及行业路线图的媒体，而非富士通正式公布的产品规格。因此，目前更合适的表述仍应是“媒体报道”，而非已经确认的产品规划。

这种“企业公开信息”与“媒体从相关人士处获得的信息”之间的差异，在芯片行业的长期产品路线图中并不少见，但对于尚未发布数年的产品而言，相关信息仍需要谨慎看待。富士通此前也曾在产品正式发布之前较早公布核心技术路线，因此，市场目前流传的信息并不一定意味着缺乏依据。但对于计划围绕Monaka-X制定硬件或软件策略的企业来说，在富士通正式确认之前，相关参数仍应被视为暂定信息。如果未来Monaka-X最终确认支持NVLink Fusion，其意义将更加值得关注。

英伟达开放这一互连技术，正是希望让第三方CPU厂商能够接入其AI计算生态。届时，如果富士通CPU能够融入英伟达的一致性内存互连体系，富士通在AI服务器市场中的定位将发生明显变化。这将使其进入与英伟达Grace CPU以及其他Arm服务器方案更直接的竞争之中，而不再主要局限于日本国内的HPC市场。

Monaka与其他产品有何不同？

富士通并不是唯一一家在AI和HPC市场探索多Die、异构制程设计的企业。AMD目前的EPYC “Turin”以及后续“Venice”产品路线已经采用了计算Die和I/O Die分离的设计，不过AMD仍然将缓存保留在计算Chiplet中，而不是将整个缓存单独放置在独立的一层。英特尔的Xeon产品路线自Sapphire Rapids以来也不断采用基于Tile的模块化设计，但同样没有采用富士通所描述的这种激进的面对面SRAM堆叠方式。另一方面，英伟达Grace CPU则是一款专门面向AI服务器设计的Arm处理器，通过NVLink-C2C与英伟达GPU进行高速连接，这也是目前市场认为Monaka-X未来可能尝试进入的方向。

从目前公布的信息来看，Monaka最具特点的地方，在于富士通选择将整个末级缓存从计算Die中移出，放置在独立的5nm SRAM Tile上。大多数竞争方案仍然会将至少部分缓存保留在与核心相同的硅片上，以降低核心与缓存之间的互连延迟。富士通则押注于混合铜键合技术已经足够成熟，能够将这种延迟控制在较低水平。这一技术路线是否能够真正取得优势，还需要等待Monaka正式上市后的独立性能测试，而不能仅仅依据厂商公布的数据进行判断。

从“京”到“富岳”，再到Monaka

富士通并不是突然进入2nm Arm服务器CPU领域。该公司此前曾参与开发“京”超级计算机，该系统曾在2011年登顶TOP500全球超级计算机榜单。之后，富士通又自主设计了为“富岳”超级计算机提供核心算力的A64FX处理器，“富岳”自2020年起多次位居全球超级计算机排行榜首位。A64FX当时采用基于Armv8-A架构的512位SVE设计，在向量化科学计算工作负载方面表现突出。Monaka则代表了这一技术路线的新一代演进。它从Armv8-A升级至Armv9-A，同时将向量宽度从512位SVE调整为256位SVE2，并更加依赖核心数量、内存带宽和3D封装技术来提升整体性能。这也符合当前AI和HPC市场的发展趋势。与十年前相比，单纯依赖更宽的向量计算能力已经难以解决所有性能瓶颈。如今，越来越多的AI和HPC应用受到内存带宽和互连能力的限制，而不仅仅是单纯的浮点计算能力。

富士通采用Chiplet架构，并加入12通道DDR5以及CXL 3.0支持，也可以被视为针对这一变化作出的回应。此外，Monaka也让富士通成为少数仍在自主开发先进服务器处理器的非美国、非中国企业之一。对于日本而言，这同样具有一定的战略意义。富士通在自身资料中多次提到主权AI和HPC基础设施的发展方向，而一款由日本本土企业设计的高性能处理器，也能够为政府和科研机构提供不同于英伟达、AMD和英特尔路线的选择。

真正值得关注的，或许是5nm SRAM

从标题来看，“2nm CPU”无疑是Monaka最容易吸引关注的部分。但从芯片设计的角度来看，Monaka更值得关注的决定，可能恰恰是将SRAM和I/O放在5nm节点上。随着先进制程不断演进，SRAM在新制程节点上的密度提升速度已经明显放缓。与5nm相比，2nm可以显著提升逻辑晶体管的密度，但对于SRAM而言，面积缩减带来的收益已经不像过去那么明显。这意味着，为SRAM支付高昂的2nm制造成本，可能无法获得与成本相匹配的收益。

过去两年，越来越多的芯片设计团队开始意识到这一问题，因此，Monaka受到关注的原因并不仅仅是富士通的产品本身。如果富士通提出的整体硅片面积减少约30%的数据能够在未来的实际产品中得到验证，那么AMD、英特尔以及亚马逊、谷歌和微软等云服务商的自研芯片团队，也可能进一步探索类似的多节点、堆叠式SRAM架构。

Monaka将如何影响AI基础设施市场？

对于正在规划2027年前后基础设施的超大规模云服务商和HPC运营机构而言，Monaka将为当前主要由英伟达Grace、AMD EPYC和英特尔Xeon构成的竞争格局增加一个新的选择。富士通显然不会在短期内与这些企业竞争服务器CPU的整体出货规模，但这并不意味着Monaka没有市场价值。

对于日本国家级科研机构，以及希望构建非美国、非中国供应链的主权AI基础设施客户而言，Monaka提供了一种具有明确2027年出货计划的本土设计方案。富士通在官方资料中同时强调AI和HPC应用场景，这一定位也并非偶然。如果Monaka只是一款面向传统超级计算市场的处理器，其市场规模可能难以支撑2nm芯片所需的高额研发投入。通过同时进入AI基础设施市场，并利用PCIe 6.0和CXL 3.0增强与AI加速器的连接能力，富士通实际上也在尝试进入当前由英伟达、AMD以及各大云服务商持续推动的AI基础设施投资周期。

除此之外，Monaka还涉及先进封装供应链的问题。大规模面对面混合铜键合需要依赖先进封装产能，而目前英伟达、AMD以及其他芯片企业都在争夺台积电及其合作伙伴的CoWoS和先进键合产能。如果富士通希望在2027年实现规模化出货，那么提前锁定相关封装能力也将成为产品量产的重要前提。对于规模较小的HPC芯片厂商而言，在先进封装产能长期紧张的情况下，这本身就是一个不小的挑战。

开发者和基础设施团队需要关注什么？

对于正在评估Arm服务器平台的软件团队而言，Monaka与此前的Grace和Ampere Altra类似，都意味着软件构建流程、容器镜像以及相关依赖需要提前适配Arm架构。Monaka采用Armv9-A架构和256位SVE2，因此，针对A64FX 512位SVE进行专门优化的软件，可能无法简单重新编译后直接获得最佳性能，尤其是那些针对更宽向量寄存器进行手动优化的HPC代码。对于计划在2027年前后部署AI训练和推理基础设施的团队而言，PCIe 6.0和CXL 3.0同样值得关注。

这两项标准目前仍处于持续发展的阶段。一款在2027年能够提供成熟CXL 3.0支持的CPU，其实际价值还将取决于届时能够与之配套的内存扩展设备、AI加速器以及互连交换设备是否同步成熟。因此，富士通CPU能够按计划出货，并不意味着整个生态系统中的GPU、内存扩展器和互连设备都会在同一时间达到成熟状态。

未来值得关注的几个方向

未来，富士通预计将在2027年产品正式出货前，进一步公布Monaka更详细的官方性能数据，包括具体频率、TDP以及基准测试成绩。与此同时，随着先进制程成本持续上升，AMD、英特尔以及超大规模云服务商的自研芯片团队，也可能进一步探索类似的多节点Chiplet和SRAM堆叠架构。至于Monaka-X，目前关于1.4nm、2029年以及NVLink Fusion的消息仍存在较大不确定性。在富士通正式发布新的产品路线图之前，相关信息仍应被视为媒体报道，而非官方确认。

另一方面，日本国家级科研机构和政府相关项目，也有可能成为Monaka的首批重要客户，这与富士通长期以来强调的主权AI和本土HPC基础设施战略方向较为一致。如果未来NVLink Fusion最终出现在Monaka-X上，那么英伟达也很可能将这一合作视为其开放互连生态向第三方CPU厂商扩展的重要案例。

更大的趋势：先进制程正在被重新定义

Monaka提供了一个观察整个芯片产业设计趋势的案例。随着先进制程成本越来越高，最新工艺节点已经不再被简单视为整颗芯片的“全面升级”。相反，它正在成为一种昂贵且有限的资源，只被用于那些真正能够从中获得最大性能收益的晶体管和计算模块。其他功能则被转移到更成熟、更低成本的工艺节点上，再通过先进封装技术重新组合。AMD和英特尔的Chiplet设计已经体现了这一思路，而苹果和英伟达在设计SoC时，同样会根据不同模块的性能需求决定哪些部分使用最先进的工艺。

富士通Monaka的特别之处，在于它将这种拆分进一步推进。它不仅将I/O移至独立Die，还将整个末级缓存转移至独立的5nm SRAM Tile，并通过面对面的混合铜键合堆叠在2nm计算Die下方。如果这一设计能够按照计划在2027年实现量产，并达到富士通所宣称的性能和效率目标，那么Monaka将成为目前最激进的异构制程和3D Chiplet设计案例之一。届时，它也将为整个芯片行业提供一个更加具体的参考：当先进制程越来越昂贵，芯片设计企业究竟应该将最先进的工艺用在什么地方。