功率氮化镓器件的缩尺挑战

高电子迁移率晶体管（HEMT）已经在700 V以下、100 A以下的功率变换领域取得巨大成功。本文将探讨氮化镓（GaN）的若干缩尺发展方向，有望拓展其应用边界，在大功率场景下从性能与成本两个维度，与碳化硅（SiC）、硅IGBT展开竞争。

晶圆尺寸缩放

硅基氮化镓（GaN‑on‑Si）是主流功率HEMT技术。目前许多氮化镓晶圆厂已经转向200 mm（8英寸）硅基氮化镓产线。从长期来看（即大尺寸晶圆工艺良率接近小尺寸晶圆水平之后），随着晶圆尺寸增大，单片晶圆可产出的芯片数量（dpw）得到提升，在相同工艺步骤下，芯片成本会随之下降。

但晶圆尺寸增大也带来难题：硅与氮化镓之间存在晶格失配，二者热膨胀系数（CTE）也不匹配。尤其在金属有机化学气相沉积（MOCVD）这类用于硅衬底外延生长的高温工艺环节中，晶圆翘曲、开裂、外延生长不均匀的风险会随之上升。

因此，衬底对实现晶圆尺寸缩放起到关键作用。Qromis公司已经成功研发并实现商业化，推出一款基于多晶氮化铝（AlN）的工程化衬底QST，该衬底可适配很宽的温度区间，为向更大尺寸晶圆过渡提供了可行路径，300 mm（12英寸）QST基氮化镓（GaN‑on‑QST）晶圆已经提上研发日程。

碳化硅晶圆与氮化镓的匹配度同样较好，碳化硅基氮化镓（GaN‑on‑SiC）多用于射频领域，碳化硅可提供优异的热学性能。蓝宝石衬底也具备不少突出优势：绝缘性高，热膨胀系数匹配度更好（尤其在较低工艺温度下）。对于某一既定击穿电压指标，可以采用更薄的缓冲层，下文会展开讨论。外延生长是晶圆总成本的主要组成部分，因此更薄的缓冲层能够实现整体成本下降。

但另一方面，要制备全垂直结构氮化镓功率器件所需的大尺寸原生氮化镓衬底，大规模制造还面临严峻技术与成本难题，现有衬底大多局限于4英寸及更小规格。 图1对比了不同衬底、不同尺寸氮化镓功率器件的归一化晶圆成本（衬底 + 外延，单位美元 / 平方厘米）。读者不必纠结绝对成本数值（该数值还受其他因素影响），重点关注相对差异即可。举例来说，当前氮化镓自支撑衬底（GaN‑on‑GaN）的成本是硅基氮化镓的十倍以上。

图1：不同氮化镓功率技术方案的单位面积晶圆（衬底 + 外延）成本随衬底尺寸变化

电压缩放

横向HEMT的击穿电压（BV）同时受横向、纵向两方面因素限制。 横向层面：高漏极偏置条件下，栅漏间距$$L_{GD$$会形成耗尽区。器件内部电场分布并不均匀，实际所需的栅漏间距要大于氮化镓本征临界击穿电场$$E_$$理论对应的理想值。增大$$L_{GD$$会带来比导通电阻Ron,sp上升。为实现更高击穿电压，通常还需要降低沟道载流子浓度，这同样会推高Ron,sp。

硅基氮化镓的纵向击穿电压受限，则源于接地导电衬底带来的强电场效应。650V等级器件通常采用4‑5 μm厚缓冲层；当$$L_{GD$$增大至约9 μm以上时，器件整体击穿电压不再继续提升。采用阶梯渐变缓冲层的器件，受纵向击穿电压制约，击穿电压会饱和在800 V左右。

下面汇总若干可以提升击穿电压的衬底‑缓冲层组合方案：

1. 普通阶梯渐变缓冲层：缓冲层厚度约4 μm，击穿电压 / 栅漏间距斜率约85 V/μm。

2. QST基氮化镓（GaN‑on‑QST）：可以实现更厚的缓冲层，同时应力问题更少，已有15 μm低缺陷缓冲层的公开案例；IMEC已实现高良率制备。

3. 碳化硅基氮化镓（GaN‑on‑SiC）：击穿电压 / 栅漏间距斜率提升至约98 V/μm。

4. 超晶格（SL）缓冲层（例如AlGaN/AlN堆叠结构）：击穿电压 / 栅漏间距斜率可达约106 V/μm；已有1200 V器件验证，缓冲层仅需6‑9 μm（阶梯渐变缓冲则需要12‑15 μm）。

5. 蓝宝石基超薄缓冲层方案：采用100 nm超薄缓冲层，击穿电压 / 栅漏间距斜率超过110 V/μm。超薄缓冲层可以借助浅沟槽隔离实现电路集成，易于实现横向耗尽，同时蓝宝石衬底提供极佳的纵向隔离能力。

击穿电压提升还受很多其他因素制约。边缘终端、场板设计对电场调控至关重要，后续文章会专门介绍。堆叠共源共栅（cascode）架构也是提升整体电路总击穿电压的可行思路。

向低压方向做电压缩放（即50 V以下），面临另一套优化难点。击穿电压越低，栅下沟道电阻$$R_{ch$$影响越显著，优化重点变成尽量缩小栅长$$L_$$。可行手段包括刻蚀势垒层、摒弃传统p‑GaN栅工艺，改用高k栅介质MIS‑HEMT器件，以此获得更小的沟道电阻$$R_{ch$$与栅长$$L_$$。

电流‑热性能缩放

横向氮化镓HEMT的比导通电阻Ron,sp，很大程度取决于栅漏间距$$L_{GD$$以及二维电子气（2‑DEG）的面电阻与载流子浓度。

二维电子气面电阻$$R_{2DEG$$一般在400‑800 Ω/sq。采用p‑GaN栅的增强型（e‑mode）氮化镓HEMT，普遍存在沟道电阻与阈值电压$$V_{th$$之间的权衡：想要获得更高阈值电压（更理想），二维电子气面电阻就会升高。与之对比，本征耗尽型（d‑mode）器件不存在该权衡关系，因此更适合大电流应用。

AlN、AlScN等势垒材料可以提高二维电子气载流子浓度，但要同时实现增强型特性仍存在不少难点。采用多路二维电子气沟道并联，同样可以降低比导通电阻，但会带来工艺复杂度、栅极控制难度上升。

超结（SJ）技术可以改善击穿电压‑比导通电阻的权衡关系，硅MOSFET中已经应用该思路。该类器件依靠多层之间的电荷平衡，在同样掺杂、同样比导通电阻下提升击穿电压；或者在同样击穿电压下采用更高掺杂，降低比导通电阻。但氮化镓实现选择性外延再生长难度较高，p型掺杂结尤其棘手；已有氮化镓‑氧化镍超结肖特基二极管相关成果，性能优于常规氮化镓肖特基二极管。

垂直结构氮化镓（vGaN，即GaN‑on‑GaN），相比横向器件，尤其在击穿电压大于1 kV时，可以大幅改善击穿电压‑比导通电阻的权衡。垂直FET结构电场分布更均匀，依靠体导电，散热路径更高效，更适合大功率工况。虽然已有不少鼓舞人心的实验结果，但氮化镓衬底成本、高质量选择性p掺杂结的制备，仍是量产的拦路虎。

当工作电流不断提升，热性能往往会成为限制器件工作上限的关键。金刚石集成散热方案利用金刚石超高热导率（大于2000 W/m‑K）来改善氮化镓HEMT器件性能。