性能翻倍，Marvell推出PCIe Gen6企业级SSD主控

在大模型推理对存储带宽、容量的需求持续攀升背景下，存储主控厂商Marvell正式发布面向AI服务器场景的新一代固态硬盘控制器Bravera SC6（MVSF1410），这款PCIe Gen6主控定位人工智能服务器存储，综合性能达到上一代SC5产品的两倍，芯片计划于2026年第四季度面向客户送样，为超大规模数据中心、云厂商提供下一代高性能存储硬件底座。

随着大模型上下文窗口不断拉长，推理环节的KV Cache规模持续膨胀，对GPU端HBM高带宽内存形成巨大压力。行业普遍面临显存容量不足的现实困境，大量推理算力被缓存读写、数据搬运所消耗。把部分KV Cache从昂贵稀缺的HBM卸载迁移至SSD，已经成为数据中心降本增效的主流技术路线，但该方案对SSD主控的带宽、延迟、闪存管理能力提出严苛要求，传统PCIe5主控已经逐渐难以匹配高并发AI推理负载的需求。Marvell本次推出的Bravera SC6主控，核心目标就是解决AI推理存储瓶颈，通过主控性能升级，支撑更多KV Cache由HBM迁移至SSD存储介质，优化整机基础设施运行效率，缓解GPU显存压力，提升服务器集群整体并发吞吐能力。

接口协议层面，Bravera SC6原生支持PCIe Gen6标准，同时完整向下兼容PCIe Gen1至Gen5，采用单端口四通道配置模式。该设计允许企业用户在不替换现有服务器硬件底座的前提下，渐进式部署新一代PCIe Gen6存储设备，实现基础设施平滑迭代，保护原有硬件投资。产品同步遵循NVMe2.2行业规范，协议能力全面升级，整体性能相较前代Bravera SC5实现翻倍，充分释放PCIe Gen6接口的带宽潜力，适配云数据中心高IO、低时延的业务诉求。

硬件内核架构上，Bravera SC6采用多集群异构Arm内核方案，由两组6核Arm CortexR82集群承担主体存储处理任务，搭配3颗Arm CortexM7专用处理内核，同时配备一颗CortexM3安全内核专门负责安全校验与可信执行环境。芯片片上集成5MB SRAM缓存，对外提供64+8bit DDR5内存接口，借助大容量片上缓存与高速外接内存，降低闪存访问时延，保障在大压力AI负载下，主控可以稳定输出持续高性能，避免出现性能抖动，满足7×24小时不间断的企业级运行要求。

闪存管理与可靠性是企业级SSD的核心能力，Bravera SC6集成硬件RAID引擎与新一代LDPC高级纠错引擎，搭载Marvell第六代NAND Edge闪存管理技术，针对企业级NAND介质做深度调优。主控拥有16路NAND闪存通道，单通道速率可达3600MT/s，每通道支持8个CE芯片使能，可支撑极高容量的企业级SSD方案。在闪存兼容性方面，主控可适配多原厂的SLC、MLC、TLC、QLC各类NAND闪存颗粒，云服务商、OEM厂商在存储元器件选型、产品认证、批量部署阶段，拥有更充足选择空间，在大规模集群部署中，兼顾性能、可靠性与供应链灵活性，保障海量设备运行状态稳定一致。

从行业发展来看，PCIe Gen6正逐步从技术标准走向产品落地，服务器与AI数据中心将是首批规模化落地的场景。AI推理业务不再只比拼GPU算力，存储层的带宽、时延、容量扩展能力，直接决定集群可承载的并发用户数量与上下文规模。过去依靠HBM全部承载KV Cache的模式成本高昂，通过高性能SSD承接部分缓存数据，可以显著降低整套AI基础设施的采购成本，而主控芯片正是这套方案的关键枢纽。

Marvell这款Bravera SC6主控，瞄准AI推理的真实业务痛点，把接口带宽、闪存通道、纠错能力、多颗粒兼容能力整合在单颗芯片内，既可以服务生成式AI业务，也可覆盖云数据库、高性能计算等传统企业负载。不过该产品目前尚处于送样前置阶段，距离最终规模化商用，还需要经过OEM厂商适配调优、固件迭代、系统兼容性验证等一系列流程。

伴随大模型部署规模持续扩大，AI存储主控赛道竞争正在加剧，多家厂商均在推进PCIe Gen6企业级主控研发。Bravera SC6的推出，补齐Marvell面向AI时代的存储主控产品矩阵，后续随着第四季度送样开启，将推动PCIe Gen6 SSD在AI服务器领域加速落地，为内存分层架构、KV Cache卸载等主流技术路线提供硬件支撑，推动数据中心进一步实现算力与存储资源解耦。