JEDEC碳化硅功率器件新一代测试标准

碳化硅功率器件在大功率场景中的应用日益增多，现行基于硅器件制定的测试方法（JESD24-9、IEC 60747标准）已亟需更新。

近期，电子行业开放标准制定机构 —— 联合电子设备工程委员会（JEDEC）发布两份全新文件（JEP203、JEP204），为碳化硅器件提供参考测试框架：

• JEP203：规定短路评估相关准则
• JEP204：提供碳化硅器件应力测试程序目录

两份文件共同构成一套严谨、专用的测试体系。

短路评估准则

在牵引逆变器、工业电机驱动等高功率应用中，功率器件会短时承受短路工况。此时功率器件面临高压、大电流应力，直至保护电路识别异常。

JEP203提出一项测试要求：短路事件结束时的漏源电压VDS (end) 需维持在额定漏极供电电压VDD的90% 以上。

JEP203标准定义三类短路故障，分别对应不同工作条件与系统拓扑。每一类故障都模拟碳化硅器件、驱动电路以及外部负载网络寄生参数之间的特定相互作用。

1类短路

该故障也称为硬开关故障（HSF），指负载端已经存在短路时，碳化硅功率器件被开通。该项测试中，在施加栅极信号前，直流供电电压已经加在器件两端。

当栅源电压VGS升高至阈值以上，漏极电流ID达到短路最大值Imax。器件同时承受高压与峰值电流，器件功耗极高，结温TJ会瞬间上升。

高温使器件内部晶格受热，载流子迁移率下降，脉冲持续期间漏极电流会从峰值回落。JEP203针对这类高应力硬开关故障，给出短路耐受时间tSC的评估指标。

短路耐受时间存在两种定义方式：

1. 基于栅极电压波形tSC (VGS)：栅极上升沿50% 幅值点，到关断时栅极下降沿50% 幅值点之间的时间间隔；
2. 基于漏极电流波形tSC (ID)：电流首次上升，到衰减电流下降沿回落至Imax的10% 所经历的时长（图1）。

图1：tSC (ID) 为漏极电流上升，到回落至Imax的10% 的时间

图2：1.2kV碳化硅MOSFET的VDS、ID、VGS短路保护波形

2A类短路

被测碳化硅功率器件已经处于开通导通状态，外部开关触发负载故障（FUL）。这种突发故障会使器件进入高压饱和模式，漏源两端电压迅速抬升至直流供电电压。

器件内部寄生位移电流会造成栅源电压出现过冲峰值VGS (max)，迫使沟道产生更大的饱和电流。

2A类故障的短路耐受时间采用漏极电流波形tSC (ID) 计量：从VDS达到额定供电电压VDD的20% 时刻起，到栅极关断后饱和漏极电流下降沿降至Imax的10% 为止（依据JEP203）。

标准同时给出替代方案，可测量tSC (VGS)：从触发短路的外部开关达到其完全导通电压VGS (on) 的50%，到被测器件达到自身导通电压50% 的时间。

2B类短路

属于上述故障的变体，故障经由感性负载网络产生。被测碳化硅器件接入负载网络，残余感性阻抗ZL使短路电流持续斜向爬升，漏极电流ID近似线性增长。

电流持续上升，直至器件退出线性导通区，进入饱和状态。该工况会产生具有破坏性的VGS (max) 过冲。JEP203要求合理选取外部负载阻抗ZL，保证电流上升时间tON (ID) 严格小于5微秒。

退饱和保护（DESAT）

退饱和保护是碳化硅功率器件主流的短路保护手段。该方式间接检测VDS；当VDS超过预设阈值后，驱动电路执行软关断。

图3：退饱和电路可在数纳秒内检测VDS变化

碳化硅器件应力测试流程

加速老化测试是评估器件长期可靠性的必要手段。JEP204专门针对碳化硅独特材料特性，整理一套可靠性与耐受能力应力测试规程目录。

JEP204不要求器件认证必须执行全部测试项目，而是提供选型矩阵：结合具体应用场景，匹配对应的物理失效机理与早期失效率（ELFR）指标，选择所需测试。

温度-偏置应力测试

JEP204第一大类为温度偏置应力测试，用于评估器件内部结构、PN结、绝缘层在持续电场与高温条件下的稳定性。

高温栅偏测试（HTGB）：器件结温达到最高额定结温TJ (max)，VDS=0V，持续施加最大额定静态栅压，考核栅氧化层长期可靠性。该应力主要观测阈值电压VGS (th) 漂移、栅氧化层早期介质击穿。

偏置温度不稳定性测试（BTI）：测试流程参照JEP204。碳化硅晶格与二氧化硅非晶栅氧化层界面，陷阱与缺陷密度远高于传统硅器件。在偏置、温度共同作用下，陷阱会捕获、释放电子或空穴，造成工作过程中VGS (th) 大幅偏移、性能不稳定。

栅极开关应力测试（GSS）、动态栅极应力测试（DGS），用于评估动态工况下栅极结构性能。其中栅极开关不稳定性（GSI）测试条件：VDS=0V，高频下栅源电压在数据表规定最大正负极限之间反复循环，可表征导通电阻退化、阈值漂移等参数。

高温反偏测试（HTRB），重点考核器件主阻断PN结。器件处于最高结温TJ (max)，漏源两端施加80%100% 额定击穿电压，模拟极限关断耐压工况。该测试可加速暴露可动离子污染、表面钝化层劣化、边缘终端结构击穿等失效。

高温正偏测试（HTFB），用于评估双极退化效应，这是碳化硅晶格主要早期失效机理之一。器件持续导通时，内置二极管释放能量，促使碳化硅晶体微小缺陷扩大，阻碍电流流通，最终造成导通电阻、漏电流上升。

环境与耐受应力测试

JEP204第二大类为环境暴露与极限耐受应力测试。包含高加速应力测试（HAST）、温湿度偏置测试（THB）、无偏置高加速应力测试（UHAST）等湿度类评估项目。测试在环境试验箱内完成，模拟极端环境，例如标准85℃/ 相对湿度85%，或是高压加速条件130℃/ 相对湿度85%。

这类应力测试用于检出制造缺陷，包括内部键合线、金属层电化学腐蚀，芯片表面离子迁移，塑封材料水汽侵入等。

静态湿度测试项目已经趋于完善；动态温湿度偏置测试的规范仍在迭代评估。JEDEC也正在研究高频开关与高湿度叠加带来的器件影响。

碳化硅功率器件还需要耐受大气自然辐射。单粒子烧毁测试（SEB），模拟宇宙射线散射中子随机轰击器件材料带来的影响。
中子轰击会在器件局部产生高度集中的电荷。器件高压工作时，该电荷会诱发瞬时大电流（烧毁效应），产生的热量足以熔融、汽化器件局部区域。

非钳位感性开关测试（UIS），用于评估器件抗电压瞬变的电气耐受能力。测试时器件在流过大电感电流条件下被突然关断，测试不允许接入钳位保护电路，器件需要吸收电感全部磁能并转化为热量；器件内部温度会远高于正常工作最大允许温度。

应力测试后的合格判定流程

测试流程最后一步，检验器件经过各类应力之后的状态。按照JEP203、JEP204标准，器件在应力测试前后，都需要在受控实验室环境完成全套电气测试。

工程师借此区分正常微小性能漂移与真实物理损伤。器件必须可以正常工作才算通过测试；若电气性能大幅低于厂商标称指标，则判定失效。

判定短路、加速可靠性应力测试通过或失效，需要观测若干电气参数，并与测试前基准做对比。两份JEDEC标准所监控的关键参数见下表。

表1：JEDEC标准重点监控相关参数