300mm兼容CMOS工艺，IMEC联合Diraq实现8单元硅MOS自旋量子比特阵列相干运行

IMEC与澳大利亚悉尼硅基量子计算企业Diraq近期宣布，成功实现8单元硅MOS自旋量子比特阵列的相干操控。这套阵列由IMEC依托300毫米、兼容CMOS的工艺完成制造。

IMEC与Diraq联合研发的8单元硅MOS自旋量子比特阵列

虽然相比其他机构发布的上千量子比特量子处理器（QPU），8比特阵列听起来规模不大，但本次成果采用标准CMOS制造工艺，对量子技术规模化落地具备重要意义。

制造与相干性难题

量子计算机行业面临两大核心挑战：量子处理器规模化制造、量子比特相干性维持。相干性，也就是量子比特长时间维持量子态的能力，是当前量子计算机最主要的性能瓶颈。量子比特必须保持叠加态或纠缠态，一旦丧失该特性，就无法保存信息、执行运算。量子比特相干性差，类似于经典电路里不稳定、数值随机跳变的比特或锁存器。

制造工艺是实现商用级量子比特密度规模化的另一大阻碍。绝大多数量子比特所需材料与制备手段，无法适配半导体大规模量产流程；部分方案需要特殊化学材料、制备难度极高的光机材料，还要求波导与激光器实现亚微米级对准。

2025年，IMEC与Diraq研究团队基于标准或近标准300毫米CMOS设备，制备出双量子比特硅MOS自旋量子阵列，并验证了可用的相干性能。本次8量子比特阵列成果证明，在维持量子比特相干性的前提下，这套方案具备扩容能力。

硅MOS自旋量子比特原理

IMEC与Diraq利用硅金属氧化物半导体（SiMOS）量子点制备自旋量子比特。量子点是纳米尺度半导体结构，能够束缚单个电子。此前的量子点量子比特阵列多采用锗（Ge）、硅锗（SiGe）材料制备，这类材料无法适配标准晶圆产线工艺。

尽管硅MOS量子点更易于制造，但在此前研究中，相关方案最多只能实现双量子比特阵列。本次研究首次成功在兼容CMOS工艺的平台上实现超过两个量子比特的阵列。

8量子点器件操控与校准示意图

CMOS量子点以硅衬底为基底，上方覆盖仅有数个原子厚度的氧化绝缘层，顶层布设金属栅极。栅极产生电场，研究人员调节电压，便可在量子点内束缚单个电子，该电子即为量子比特。栅极上方布设氮化钛（TiN）带状微波天线，通过产生交变磁场实现量子比特操控。

测试系统架构

本次测试装置将阵列两端的两个量子比特配置为双量子比特门；阵列中间四颗量子比特采用级联电荷传感架构。研究团队计划在后续迭代中，缩小当前90纳米的几何尺寸与器件间距；同时进一步拉近量子比特间距，支撑规模更大的阵列。

依托行业通用300毫米CMOS工艺，研究团队找到了成熟的规模化路径，避开当下多数量子处理器所采用的特殊工艺。

8单元硅MOS自旋量子比特阵列简化连接架构特写

这款CMOS自旋量子比特拥有搭建量子门、执行量子运算所需的相干性能。研究人员表示，该量子点自旋量子比特在单量子比特门、双量子比特门工作时，不同器件之间电荷噪声水平低且表现稳定，操控保真度高于99%。

IMEC与Diraq认为，这套全新架构的扩容速度有望超越其他量子处理器方案。复用成熟半导体基础设施、供应链与量产经验，能够扫清工艺与规模化扩张障碍。