氮化镓器件制造中的ALD/ALE工艺

原子层沉积与原子层刻蚀（ALD/ALE）可在平面晶圆与图形化晶圆上实现埃级精度控制，同时具备优异均匀性。目前适用于上述工艺的量产（HVM）设备已实现商用。随着拥有更低拥有成本、更出色工艺能力的ALD/ALE技术为氮化镓厂商带来核心竞争优势，业界普遍预期原子层沉积/原子层刻蚀将在氮化镓（GaN）器件制造中得到更加广泛的应用。

半导体器件制造中的ALD与ALE

原子层沉积（ALD）

原子层沉积技术最早诞生于20世纪60年代，最初应用于显示领域。上世纪八九十年代，该工艺开始初步用于半导体器件制造。相比传统化学气相沉积（CVD），ALD在高深宽比沟槽内的薄膜沉积具备显著优势。先进CMOS制程需要在三维器件结构中制备超薄高介电常数介质、各类绝缘膜以及金属材料，这一需求推动ALD进入大规模量产阶段。

ALD属于自限制沉积工艺，整套流程分为四个步骤。我们以氮化硅（SiN）原子层沉积为例进行说明：

1. 将含硅前驱体（例如六氯乙硅烷）蒸气通入腔体并输送至衬底表面；在特定工艺条件下，前驱体发生自限制吸附。

2. 吹扫，去除腔体中多余前驱体。

3. 通入含氮反应气体（如氨气NH₃）；借助等离子体产生活性自由基，与已吸附在表面的硅前驱体发生反应，形成单层氮化硅。

4. 再次吹扫腔体，清除反应副产物，随后循环执行以上四步。

流程第三步引入等离子体，即等离子体增强原子层沉积（PEALD）。相较于热型ALD，PEALD不仅可选前驱体范围更广，还能维持较低沉积温度（低于300℃）。原位等离子体表面处理可对界面进行清洁与改性，降低缺陷密度。沉积过程所用等离子体必须具备低损伤特性，也就是说，等离子体产生的活性粒子不能造成薄膜组分发生非预期改变。远程等离子体方案将衬底布置在主等离子体产生区域之外，能够降低晶圆表面附近离子与光子能量，实现低损伤薄膜沉积。

原子层刻蚀（ALE）

原子层刻蚀技术研发始于20世纪80年代，当时被命名为“数字刻蚀”。该技术采用循环式自限制工艺，逐层剥离材料。其流程框架与ALD四步工艺类似：第一步通入氯气等反应气体，使其吸附在待刻蚀材料表面；第三步通入氩气等离子体源气体，实现吸附层的剥离。

与ALD类似，鳍式场效应晶体管（FinFET）等先进纳米级CMOS工艺推动ALE走向大规模量产。自限制特性能够降低过刻蚀风险。随着器件关键尺寸持续缩小，横向与纵向形貌均需要精准管控，这一特性显得至关重要。和ALD相同，原子层刻蚀分为热型与等离子体辅助型两类。

热ALE可实现各向同性刻蚀；等离子体ALE可选用更多种类前驱体。相较于传统感应耦合等离子体（ICP）刻蚀，ALE处理后的表面更加平整，能够改善器件多项关键性能，例如阈值电压（Vth）均匀性、击穿电压（BV）。

氮化镓器件制造中的ALD与ALE

过去数年，氮化镓高电子迁移率晶体管（GaN HEMT）实现大规模商业化，尤其在700伏以下中低功率电能转换领域。增强型p-GaN栅极高电子迁移率晶体管商业化程度最高。金属绝缘半导体高电子迁移率晶体管（MISHEMT）优势在于更低栅极漏电流、更大栅电压摆幅。

比利时微电子研究中心（IMEC）已成功研发硅基氮化镓MISHEMT，面向高端射频场景。MISHEMT原生为耗尽型（常通型）器件；对栅极下方铝镓氮（AlGaN）势垒层进行凹槽刻蚀，可将阈值电压调整至正值，大幅提升器件在系统端的实用性。图1展示了p-GaN栅极器件与增强型MISHEMT两种器件的基础剖面结构。

图1：p-GaN栅极HEMT（左）与凹槽栅MISHEMT（右）氮化镓器件基础剖面图

牛津仪器是总部位于英国的高端设备制造商，业务涵盖成像分析设备、半导体沉积与刻蚀系统。该公司ALD、ALE设备非常适配氮化镓功率器件与射频HEMT的量产制造。下面梳理氮化镓制造面临的核心工艺挑战，并说明ALD/ALE对应的解决方案。

氮化镓制造中的ALD工艺

参考图1中的p-GaN栅极HEMT结构，工艺通常采用氮化硅（SiN）或氮化铝（AlN）薄膜对栅极结构进行钝化，同时隔离栅极与上层用于电场调控的场板金属（图中未标出）。

已有研究证实，氮化硅薄膜质量直接决定高电子迁移率晶体管可靠性。氮化硅深能级陷阱捕获空穴电荷后，会提升栅金属与场板之间电场强度；在高栅源电压（VGS）工况下问题尤为突出，最终会造成氮化硅膜层击穿，引发栅源短路。

动态导通电阻（RDSON）退化是氮化镓HEMT出现电流崩塌效应的核心诱因。器件关断状态下产生强电场，使得电子被捕获在氮化硅/铝镓氮界面。硬开关工况还会产生热电子，持续被界面与介质层陷阱俘获，不断累积负电荷。这些电荷等效形成虚拟栅极，耗尽沟道二维电子气（2DEG）。上述两类问题充分说明：HEMT有源层上方必须制备高品质、低陷阱密度的氮化硅薄膜。

等离子体增强原子层沉积（PEALD）可在适配氮化镓产线的低温条件下制备高质量氮化硅薄膜。沉积前等离子体处理能够清除原生氧化层与污染物，同时不损伤下层晶体，获得洁净钝化界面，并且薄膜保形性优异。该工艺制备薄膜湿法刻蚀速率远低于其他方式沉积的膜层，保障后续制程以及封装阶段薄膜结构完整。对于MISHEMT器件，栅氧化层沉积前等离子体预处理有助于提升栅介质质量。

搭载氨气等离子体预处理模块的牛津仪器AtomfabPEALD设备已完成工艺验证，有效改善氮化镓/氧化铝叠层的电容-电压回滞现象，证明界面陷阱密度得到降低。

在MISHEMT器件中，氧化铝（Al₂O₃）常被用作栅介质材料。ALD工艺可实现无针孔、高保形薄膜沉积；沉积热预算可控，避免氮化镓基底产生热损伤或者新增界面陷阱。采用ALD制备栅介质的MISHEMT，栅漏电流相比p-GaN肖特基栅器件能够降低数个数量级。

氮化镓制造中的ALE工艺

ALE在氮化镓制程中拥有大量潜在应用。工艺验证表明，250℃热ALE具备极佳刻蚀选择比：例如刻蚀高介电常数介质二氧化铪（HfO₂）时，相对于二氧化硅（SiO₂）、氮化硅的选择比可达1000以上。

等离子体ALE依靠数十电子伏特（eV）量级离子能量，能够实现低损伤、深度均匀刻蚀，能量低于材料溅射阈值。牛津仪器已通过PlasmaPRO100ALE设备，完成氮化镓MISHEMT铝镓氮势垒层精准刻蚀工艺开发。牛津仪器与LayTec达成合作，开发一项申请专利的紫外反射终点检测新技术，可将氮化镓、铝镓氮刻蚀深度控制精度稳定在±0.5纳米，这套方案已经完整集成至ALE设备软硬件系统。

图2体现该平台精准终点刻蚀能力：三片样品铝镓氮薄膜刻蚀厚度均达到目标值5纳米，误差控制在±0.5nm范围内。

图2：刻蚀至目标厚度5nm的铝镓氮透射电镜剖面图

业内已成功制备增强型氮化镓MISHEMT：对栅极下方铝镓氮势垒实施凹槽刻蚀，目标剩余厚度4nm±0.5nm。该器件采用ALD沉积17nm氧化铝栅介质，阈值电压达到+0.7V。器件转移特性曲线如图3所示。器件实现0.12Ω・cm²优异比导通电阻，击穿电压可达1190V。

图3：采用铝镓氮凹槽刻蚀工艺制备的增强型MISHEMT转移特性曲线

针对MISHEMT器件，在铝镓氮势垒上采用ALD制备超薄氮化硅或氮化铝栅介质，可以增强铝镓氮上表面正电荷，屏蔽铝镓氮表面态对二维电子气带来的影响。

面向新一代氮化镓HEMT，业界正在持续拓展ALD更多应用方向：包含高k介质制备、栅氧化层氟离子掺杂调控阈值电压、开发复合氧化物薄膜以优化与氮化镓之间晶格匹配度。

ALD与ALE设备支持200毫米晶圆加工，拥有媲美传统CVD设备的拥有成本（COO）竞争力。罗姆近期宣布与牛津仪器开展合作，助力罗姆自主搭建200毫米氮化镓功率器件产线，合作方案就搭载牛津仪器配备Etchpoint终点检测技术的ALE系统，这也是ALD、ALE在氮化镓量产制程发挥更大价值的典型案例。