英特尔1.4nm调整架构，研讨双侧供电突围

据报道，英特尔为在1.4纳米级先进制程上追赶竞争对手，内部正研究一套同时利用芯片正面、背面供电的全新架构。英特尔原本计划在1.4纳米基础制程14A上采用专属背面供电（BSPDN）技术Power Direct；而后续迭代制程14A2，正在评估导入正反面同步供电的双侧（Dualside）架构。

此次架构调整，直接源于英特尔目标底层金属布线（M0）线宽缩小至21纳米时，光刻工艺出现的光学近邻效应缺陷瓶颈。

英特尔此前已正式公布规划，要在14A制程中将芯片密度较现有18A提升1.3倍，以此追赶台积电N2/A14、三星SF2Z制程。14A制程目标底层金属M0间距为28纳米，行业分析认为，借助半代制程优化思路，14A2可将M0间距进一步压缩至21纳米。该规格下，即便采用双重曝光工艺，整体密度提升收益依旧可观，能大幅提高单价数千亿韩元的高数值孔径极紫外（High-NA EUV）设备的投资回报率。

但难点在于，当线路微缩至21纳米以下，布线电阻会呈几何级数暴涨。仅依靠原先为背面供电搭建的纳米硅通孔（nTSV）架构，无法承载晶体管所需电流密度，会出现电压骤降的IR压降问题。

据此分析，英特尔方案是以背面供电网络作为主力，同时将正面部分金属布线重新分配，用作辅助供电与时钟信号传输，通过复合结构补足因工艺微缩、光刻受限而不足的供电余量。业内评价，该方案虽会提升布线复杂度，但为达成21纳米工艺指标，属于在架构上做出让步改良的折中产物。

英特尔时间十分紧迫。按照技术路线规划，14A制程将于2028年开展试产，2029年进入大规模量产。为此英特尔需在今年10月面向外部客户发布14A制程0.9版工艺设计套件（PDK），并在此后18个月内拿下大型无晶圆厂芯片企业的确定性订单。

英特尔调整供电方案的同时，台积电也在推进自家超级电源轨（SPR）背面供电技术路线：A16制程计划2027年量产，A12制程目标2029年落地，两款工艺均搭载该技术，面向人工智能与高性能计算（HPC）场景。台积电已于2025至2026年间在2纳米（N2）制程实现稳定良率，配合最大客户苹果的产品上市节奏完成市场落地。更关键的是，英特尔2028年启动14A试产之时，台积电计划已向市场交付真正1.4纳米（A14）工艺量产芯片。

三星电子同样计划2027年商用搭载背面供电技术的改良2纳米制程SF2Z。三星最大优势是自3纳米起就落地全环绕栅极（GAA）晶体管，相关工艺积累成熟。三星晶圆代工设计平台开发团队副总裁Shin Jong-shin表示，“SF1.4工艺研发进展平稳，目标2029年向核心客户交付量产产能，基于SF1.4迭代升级的增强版工艺SF1.4+，计划于2030年实现量产。”

三星近期已向海内外合作厂商提出需求，启动配套工艺设备的预研开发。相关设备后续将运入三星新一代半导体研发基地NRD-K，用于工艺研发。业内消息称，三星电子近期向应用材料、泛林半导体等头部半导体设备厂商同步了1.4纳米工艺规划，并同步委托厂商开展配套设备前置开发。

业内相关人士解读：“英特尔在20A/18A阶段同步首次落地GAA与背面供电（BSPDN）两项新技术，导致良率提升阻力巨大；而三星是在经过验证的2纳米GAA架构基础上叠加背面供电布线，技术风险要低得多。”