三级扩产！台积电PIC目标月产2.5万片

据报道，台积电PIC（光子集成电路）产能，将由日前约每月500片水准，快速拉升至2026年第二季每月1万片，第四季再提高至每月1.5万片，2028年增加至少每月2.5万片。

PIC是CPO光引擎的核心元件，负责将电讯号与光讯号转换、导引与耦合。随着AI服务器丛集扩大，交换器带宽由25T、50T推进至100T、200T，光引擎需求同步上升，台积电COUPE平台进度成为市场观察焦点。

据估算，若以每片晶圆648颗die计算，台积电PIC月产能由500片提高至1万片后，年化PIC产出可由约400万颗，提升至7,800万颗；若进一步达每月2.5万片，年化PIC产出将上看1.94亿颗。在SoIC良率假设50%下，光引擎产出将分别约为200万、3,900万及9,700万颗；若再纳入下游组装良率，实际光引擎出货量分别估约39万、778万及4,860万颗。

由于初期PIC资源有限，2026至2027年台积电COUPE平台主要量产客户，可能以NVIDIA、Broadcom及AMD为主；待2028年产能进一步扩大后，联发科、Marvell及AyarLabs等客户的CPO项目，也有机会进入台积电量产平台。

不过，PIC产能增加，并不等于CPO立即全面放量，后段仍需通过SoIC整合、光电测试、光引擎封装、FAU耦合及系统端验证等多道关卡。台积电先进封装整合四处处长侯上勇此前也表示，CPO技术推进，需要供应链各环节协同创新。观察产业链结构，在光电封装与先进整合，除台积电外，光学元件与封装厂如联钧光电，已切入光电封装与测试应用；光学材料与雷射技术由Coherent、住友电工等国际大厂提供。此外，爱德万测试等大厂积极开发硅光子测试方案，工研院亦投入晶圆级测试与标准制定。

有分析指出，台积电PIC产能扩张具有三大意义。第一，代表CPO从实验与小量验证，逐步进入量产准备期；第二，硅光子与先进封装结合，将使COUPE、SoIC及CoWoS形成更完整的AI光电整合平台；第三，PIC放量将同步带动FAU、雷射、光学测试、探针卡、测试座与自动化设备需求升温。

值得一提的是，此前台积电曾抛出“三层蛋糕”理论，AI芯片本身还可再细分成三个核心层次，运算（Compute）、异质整合与3D IC，以及“未来最重要的”光子（Photonics）与光学互连。台积电先进技术业务开发处长袁立本指出，台积电正在打造完整的“三层蛋糕”AI平台架构，包括SoIC、CoWoS与COUPE光互连技术。据透露，全球首款采用COUPE技术的200Gbps 微环调制器（Micro Ring Modulator）已于今年开始生产，并已实现低于一亿分之一的比特误码率。

COUPE光互连技术，即通过SoIC技术将电子集成电路（EIC）与光子集成电路（PIC）进行3D堆叠，使组件之间距离更近，从而提高带宽和功率效率，减少电耦合损耗。今年4月，台积电称COUPE硅光整合平台预计今年进入量产，成为推动共封装光学（CPO）落地的关键里程碑。侯上勇表示，晶圆测试、光纤阵列单元与高速光学封装组装三大环节的技术突破，将是决定CPO能否顺利规模化的关键。

袁立本称，未来至2030年前，台积电将透过400Gbps光调变器、多波长与多光纤阵列技术，把频宽密度提高8倍至4TBps。他强调，相较传统铜线，COUPE可让系统能效提升4 倍、延迟降低10倍；若进一步与封装平台深度整合，能效甚至可提升至10倍，延迟降低20倍，成为未来AI数据中心的重要基础技术。