HBM混合键合导入时机未定，三星、SK海力士犯了难

三星电子与SK海力士正陷入深度纠结，迟迟难以敲定面向下一代高带宽内存（HBM）导入混合键合技术的时机。核心原因在于，混合键合两大核心优势——减薄芯片堆叠厚度、强化散热性能，当下行业需求迫切度大幅下降。业内观点认为，只有当HBM I/O引脚数量迎来爆发式增长时，业界才会重新迫切推动混合键合落地。

混合键合大规模导入下一代HBM的时间或将晚于预期

业内消息显示，原本预计搭载混合键合的下一代HBM产品，技术落地节点或将延后。此前市场曾预判从第六代HBM4开始即可导入混合键合，但受技术难度等因素制约，该方案未能落地。

三星电子、SK海力士等头部存储厂商长期持续研发，计划将混合键合这一新一代封装工艺应用于HBM。当前HBM量产主流采用热压键合（TC键合）：在两颗DRAM之间制作微型凸点（Bump），填充起支撑作用的底部填充胶（Underfill），再通过高温加压完成堆叠贴合。

混合键合工艺可直接将DRAM铜布线相互对接，无需凸点结构，既能大幅缩减整体HBM厚度，还能优化散热表现、提升能效，同时可实现更高密度的内部数据传输I/O引脚排布。

行业最初预期三星、SK海力士最快在HBM4（第六代HBM）量产阶段启用混合键合，但两家企业最终仍沿用传统TC键合。目前市场最新预测显示，该工艺最快要到16层堆叠的HBM4E（第七代HBM）才有望搭载，落地时间整体向后推迟。

下一代HBM对减薄厚度的需求大幅弱化

业内甚至有观点判断，混合键合导入时间会进一步延后，核心逻辑是其两大优势——缩减堆叠厚度、改善发热，现阶段行业刚需不足。

HBM整机厚度行业标准正持续放宽：五代产品HBM3E厚度标准为720微米，迭代至HBM4后上调至775微米，主要诱因是HBM4堆叠层数由8层、12层升级至12层、16层。据悉，国际半导体产业标准组织（JEDEC）正在研讨面向20层堆叠HBM5等下一代产品的厚度标准，上限放宽至900~1000微米。厚度标准放宽后，厂商无需极致压缩DRAM层间间距，大幅降低了键合工艺的研发与量产压力。

英伟达等核心客户对超高层数堆叠HBM的实际采购需求不及预期，也是关键变量。存储行业相关人士表示：“现阶段客户与存储厂之间针对16层HBM的落地洽谈并不活跃，短期来看12层堆叠版本仍会是HBM4E的主力出货产品。”

三星、SK海力士自研外置散热方案，计划HBM5正式搭载

混合键合可去除导热性能较差的底部填充胶，因此对改善HBM发热问题具备天然优势。但三星电子、SK海力士近期另辟蹊径，研发全新散热方案：在HBM核心裸片侧边单独集成专用散热元件。三星将该技术命名为热传导模块（HPB），SK海力士则称之为iHBM（ICE HBM），两家企业均已开启测试，计划在HBM5产品中商用。

SK海力士公开的iHBM概念示意图，在HBM核心裸片旁集成独立散热元器件（来源：SK海力士）

封装行业业内人士分析：“在裸片旁集成独立散热元件的工艺难度不高，基本不存在量产落地障碍，对存储企业而言是风险更低的稳妥方案。”

混合键合研发并未中断，中长期仍具备不可替代性

即便落地时间一再推迟，三星电子与SK海力士仍会持续推进混合键合研发。中长期下一代HBM的I/O引脚数量翻倍、布线密度大幅提升后，混合键合的工艺优势将无可替代。举例来看，HBM4的I/O引脚数量相较上一代HBM3E直接翻倍，达到2048个，这就要求大幅缩小芯片内部引脚间距。传统TC键合的凸点受热会发生侧向扩散，很难支撑更高密度I/O布局。

封装行业业内人士透露：“行业已在探讨，中长期HBM5E的I/O引脚数量将再度翻倍至4096个。届时引脚间距会被压缩到极致，必须依靠混合键合工艺才能实现量产。”