韩国研发出厚度仅为头发丝五分之一的超薄半导体芯片

近日，韩国浦项工科大学联合韩国产业技术研究院的研究团队取得半导体封装领域突破性进展，成功研发出一套一体化芯片堆叠新工艺，可将厚度仅为头发丝五分之一的超薄半导体芯片稳定堆叠10层以上，芯片集成密度达到主流高带宽存储器（HBM）的4倍，破解了超薄芯片多层堆叠的核心技术瓶颈，为下一代高性能AI半导体、高端存储设备研发开辟了全新路径。

（来源：浦项工科大学）

当前，随着人工智能、终端智能设备、高性能计算产业高速迭代，市场对半导体芯片的性能、集成度、小型化要求持续攀升。智能手机、AI算力芯片等核心产品不断向轻薄化、高性能化升级，传统通过扩大芯片横向面积提升性能的研发模式，已遭遇物理极限与成本瓶颈。在此行业背景下，全球半导体行业纷纷转型技术赛道，将研发重心从横向尺寸拓展，转向纵向多层堆叠的三维封装技术。

作为AI芯片性能的核心支撑，高带宽存储器（HBM）主要依靠存储芯片垂直堆叠结构实现超高数据传输效率，芯片堆叠层数、堆叠稳定性、层间精度直接决定HBM的算力上限与产品竞争力。稳定、高效、高密度的芯片堆叠技术，已成为当下高端半导体产业竞争的核心关键点。但长期以来，超薄芯片堆叠始终面临难以突破的技术痛点，芯片厚度越薄，柔性形变、弯曲破裂的概率大幅提升，多层堆叠的对位精度、结构稳定性难以保障，限制了高端存储器集成密度的进一步提升。

针对这一行业技术难题，韩国联合研究团队创新融合两大核心技术，打造出一体化芯片转移与键合新工艺，优化了传统堆叠工序的弊端。研究团队将可实现芯片精准定位的“转移印刷”技术，与能够在芯片贴合过程中同步完成电路连通的“实时金属键合”技术深度结合，将芯片转移、精准贴装、金属连接三道独立工序整合为一体化流程，大幅简化了超薄芯片多层堆叠的生产流程，减少了多次工序加工带来的误差与芯片损耗。

据研究团队公开的实验数据显示，该新工艺可在低温低压的温和生产条件下完成堆叠作业，作业环境温度低于180摄氏度、压力低于20千帕，有效规避了高温高压工艺对超薄芯片造成的热变形、结构损伤等问题。实验中，研究团队采用厚度约14微米的超薄硅芯片，成功实现10层以上的稳定堆叠，且成品质量表现优异。相较于传统堆叠技术，该工艺大幅降低了芯片层间对位误差，基本消除了多层堆叠后常见的芯片翘曲、偏移、开裂等缺陷，堆叠结构的稳定性与一致性大幅提升。

此次技术突破最核心的价值，是实现了半导体集成密度的跨越式提升。相较于行业现有堆叠方案，该技术兼顾了超高集成度、高稳定性与低损耗，解决了“层数越多、稳定性越差”的行业通病。

目前，全球高端半导体堆叠封装技术竞争日趋激烈，多层堆叠、超高集成度已成为下一代半导体的核心发展方向。韩国此次研发成果，补齐了超薄芯片稳定多层堆叠的技术短板，有望成为未来高性能AI半导体、下一代高速存储系统研发的核心基础技术，为全球先进封装产业的技术升级提供全新解决方案。