良率突破70%，三星HBM4E量产在望

三星在新一代HBM存储芯片研发上取得关键里程碑，其HBM4E的可靠性测试良率已突破70%，预示这款产品距离稳定量产阶段已不远。

数周前，三星确认已向全球各大核心客户交付12层堆叠HBM4E样品，供客户开展性能评估。目前暂未披露客户反馈，但整体研发推进节奏向好。

三星首席技术官Song Jae-hyuk在近期内部经营管理简报会上披露了上述进展。他表示，HBM4E可靠性测试良率已超70%；行业普遍将80%及以上良率视作芯片工艺成熟的分水岭，这意味着三星这款新一代高带宽存储产品距离成熟量产标准仅一步之遥。

三星12层HBM4E稳定引脚速率可达14Gbps，最高可超频至16Gbps。该产品采用第六代10纳米级DRAM工艺（1c）搭配4nm逻辑基底裸片，能够满足AI算力、超大规模云基础设施持续增长的带宽需求。

三星计划为英伟达今年下半年推出的Vera Rubin AI加速器供应HBM4E，同时也将为英伟达定于2027年发布的下一代Vera Rubin Ultra AI加速器配套供货该款存储。

与此同时，三星正在迭代优化第七代10纳米级DRAM工艺（D1d）。Song透露，公司计划于今年11月完成该工艺内部生产准入认证（PRA），D1d工艺将成为三星下一代HBM5产品的核心技术底座。

三星HBM4E，率先送样

三星电子在5月29日率先向全球主要客户送出业界首款12层堆叠HBM4E样品，相比SK海力士要早20天。三星HBM4E单引脚稳定运行速率为14Gbps，最高可提升至16Gbps，能够应对日益严苛的数据处理需求。相较HBM4，其速率提升超20%；单堆叠内存带宽最高可达3.6TB/s，可充分释放大语言模型（LLM）与新一代AI系统的运算性能。

三星12层堆叠HBM4E产品容量为48GB，相较上一代产品提升超30%。三星还将根据客户需求，陆续推出8层32GB、16层64GB等不同规格版本，丰富产品矩阵。HBM4E充分整合三星完整的半导体技术实力，沿用HBM4量产阶段打磨成熟的前沿技术，包括业界领先的第六代10纳米级1c DRAM工艺，以及三星晶圆代工的4纳米逻辑基底芯片，保障产品拥有更出色的工艺稳定性与量产能力。

三星对HBM4E的存储及逻辑架构完成设计与工艺优化，进一步提升产品性能、能效与良率。其中，凭借先进低功耗设计与封装结构优化，该产品能效较上一代提升16%，热阻性能改善超14%。以上优化可实现更高效的散热效果，让新一代数据中心在高负载运行场景下，长期保持稳定运转，并降低整体能耗。完成样品交付与相关调试后，三星将结合客户进度启动HBM4E量产工作。

SK海力士HBM4E，紧随其后

6月18日，SK海力士发布公告称，面向人工智能领域的新一代DRAM产品HBM4E已向各大核心客户送出样品。这款12层堆叠HBM4E在运算性能与能效两大维度均实现升级。产品单引脚最高数据传输速率可达16Gbps，能效相较上一代产品提升20%以上，大幅强化人工智能模型训练与推理场景的数据处理能力。该产品搭载全新接口并完成架构优化，有效降低数据传输延迟，同时可在高带宽工作环境下稳定运行，助力客户提升AI数据中心、大型算力集群的数据处理效率。

SK海力士在HBM4E产品中采用先进的批量回流模制底部填充（MR-MUF）技术，12层堆叠方案即可实现48GB存储容量，同时保障芯片堆叠结构稳固。尤为关键的是，相比前代HBM4，产品耐热性能提升17%，可满足高性能计算场景下内存芯片长时间稳定工作的需求。批量回流模制底部填充（MR-MUF，Mass Reflow Molded Underfill）技术是在堆叠半导体芯片后，为了保护芯片间的电路，在其中填充液体保护材料，并使其固化。