一次实验失误，掀起计算技术革命

现在绝大多数人都已经使用过人工智能，例如向智能体提问，刷到算法推送的视频，依照地图路况预测选择通勤路线等等，但每一次这样的交互会消耗多少电能，背后的原因又是什么，也许你并不清楚。

人工智能需要处理海量数据，这类运算通常在大型数据中心完成。机房内布置着数千块图形处理器（GPU），单块GPU每秒可执行数万亿次运算。但支撑这般算力的代价是，单块GPU功耗最高可达1000瓦。作为对比，新款智能手机整机功耗通常不足1瓦。千瓦级功耗意味着GPU的耗电水平与吸尘器、洗碗机、电炉处于同一梯队，而二者最大的区别在于：数据中心的处理器全年无休、全天候不间断运行。

从根本上来说，这种巨大能耗浪费源于底层设计：GPU依靠软件与数十亿颗晶体管模拟人工神经网络的运行机制，海量数据的搬运过程会持续消耗大量电能。除此之外，构成网络的人工神经元，其复杂计算能力连生物神经元的零头都达不到；而人脑这套生物神经元系统，是人类已知能效最高的计算载体。

在很多同类任务上，人脑的能源利用效率大约是人工智能系统的一百万倍。为逼近这一能效水平，一门名为神经形态工程的全新计算技术应运而生，研究人员试图打造电子元器件与电路，使其行为模式更接近人脑神经元，以及连接神经元的突触。

学界投入了海量研发资源，力求让电子器件复刻生物神经元与突触的特性。一部分研究方向聚焦全新实验型器件，但这类器件稳定性不足，暂无法应用于大型系统；另一类方案通过互联大量互补金属氧化物半导体（CMOS）晶体管——数字逻辑的核心基础单元，用数十上百颗晶体管模拟单个神经元与突触。但该方案需要巨量晶体管，还要搭配体积庞大的电容，极大限制了芯片系统的集成规模。目前业界尚无法判断，这类仿脑硬件能否实现大规模量产，与顶尖GPU同台竞争。

然而，一种单器件即可实现人工神经元、另一种单器件即可实现人工突触的结构，一直藏在现有成熟器件中，只是未被发掘。我们团队于去年发现了这两种结构，二者均基于普通CMOS晶体管制成，甚至算不上性能优异的高端晶体管。下文将讲述这场意外的实验发现，以及这项技术为降低人工智能碳足迹带来的巨大潜力。

生物神经元与人工神经元

现代数字电子技术依托MOSFET，生成、处理二进制代码的0和1信号。MOSFET历经多年迭代，经典结构以硅片为基底，通过掺杂工艺富集正电荷载流子（P型）或负电荷载流子（N型）；CMOS逻辑电路会同时集成两种类型晶体管。器件有两个电极，通过高掺杂区域与硅基底相连，分别为源极、漏极；第三个电极是栅极，置于分隔源极与漏极的硅层上方。栅极并不直接接触硅基底，二者之间隔有一层薄薄的绝缘介质层。

值得注意的是，晶体管还有第四个电极，连接硅基底本体，可将其理解为芯片底层的接触电极。这个基底电极往往不受重视，却是本次研究的关键。

当栅极施加电压、基底电极接地时，与源漏极同类型的载流子会被吸附至沟道区域。若源漏极为N型，聚集载流子为电子；P型则为空穴。载流子聚集形成导电沟道，源极与漏极之间的电阻会下降好几个数量级，晶体管导通。随着栅极电压升高，器件输出电流同步平稳上升。这种线性响应特性非常适合逻辑门、转换器、多路选择器、存储器等数字电路，但并不适合模拟神经元的工作特性。

真实神经组织中，脑细胞即神经元由胞体、细长轴突与多分支树突构成。这套生物结构具备丰富多样的运算行为，人工神经网络仅复刻其核心逻辑：当胞体电压波动达到特定阈值时，会产生可自主传导的电压脉冲，即动作电位，沿轴突向外传递。轴突末端为突触，是轴突与另一神经元树突之间的电化学连接结构。动作电位抵达突触后，会短暂抬升下一级神经元的电压，电压增幅由突触连接强度决定。若短时间内大量动作电位通过各类突触抵达树突，胞体电压便会突破阈值，触发自身的动作电位。

理想人工神经元需要满足：电压突破临界阈值时输出电流尖峰，随后自主快速回落至静息状态；尖峰信号变化陡峭，具备强非线性；同时存在迟滞特性——导通阈值与回落阈值电压不相等，以此控制电流脉冲的持续时长。

而连接两个人工神经元的人工突触，性能要求相对简单但同等关键：核心是电导可电控调节，器件导通档位能够线性增减，且各档位电导长期稳定。

标准工作模式下，单颗MOSFET无法同时复刻上述神经元、突触特性，现有方案只能依靠大量晶体管搭建复杂电路实现。迄今为止，实现单个神经元或单组突触都需要数十乃至上百颗MOSFET，在芯片面积、运算性能、制造成本上都存在严重损耗。为压缩芯片面积，现有仿脑芯片会采用信号多路复用，分时向神经元、突触传输信号，但串行处理会引入额外延迟。

即便音频处理、机器视觉、健康监测等任务存在面积与时序损耗，当前顶尖仿脑芯片的功耗，相比同等算力GPU、中央处理器（CPU）仍可降低上千倍。倘若我们能用成熟可量产的单器件分别实现神经元、突触功能，就有条件搭建超大规模神经形态系统，同时维持超低能耗。

为人工智能重塑MOSFET器件

2024年，在我们实验室中，一名学生正在测试一款存储电路，电路由1颗晶体管搭配1个忆阻器组成。忆阻器是2008年问世的非易失存储器件，该学生搭建的忆阻器基于二维材料制备，集成在采用180纳米工艺流片的硅芯片上。180纳米制程是2000年前后的主流成熟工艺。

某天，这名学生忘记连接晶体管的基底电极。实验中他观测到电流出现陡增，非线性特征极强；当电压缓慢回落时，电流又自主衰减，形成迟滞回线。这正是极具研究价值的类神经元电学响应！

我们耗费一周时间，始终无法解释该现象的成因。Mario Lanza便安排当时的博士后Sebastian Pazos，在移除忆阻器的纯晶体管芯片上复现、调控这一特殊响应。这一次，团队不再采用缓慢升降电压，而是输入脉冲电压，模拟神经元输出的尖峰信号。

Sebastian Pazos测得的新数据，终于揭开了背后机理：核心关键就是长期被忽略的晶体管第四电极——基底极。常规工作时，沟道内大量移动载流子撞击硅原子，生成电子-空穴对，该过程称为碰撞电离。源极、漏极压差形成电场，新生电子向高电位漏极漂移，空穴则流向接地基底，电荷被直接导出，不会产生累积效应。

但在学生那次实验中，基底电极悬空、无外接通路，碰撞电离生成的空穴无法导入地线，持续在硅基底堆积，不断抬升基底电位，进而触发特殊电学行为。

我们可以将MOSFET理解为两套晶体管共存于同一硅基底：一套是工艺制备的主MOSFET，另一套是隐藏的双极结晶体管。双极器件依靠两组PN结传输电流信号，对应本器件中源极-沟道界面、沟道-漏极界面；输出电流大小由中间第三电极（基极）的微弱电流决定。在本实验器件中，基底电极就充当了双极晶体管的基极。

双极晶体管导通的前提是，基极与另一电极之间存在足够压差，让电荷穿越PN结。通用临界压差约0.7伏，实际数值随器件尺寸、硅掺杂浓度变化。本器件的临界压差，来自基底堆积的空穴抬升的电位。一旦基底电压达到阈值，器件导通能力骤增，电流出现尖峰。当漏极电压下降，硅基底空穴生成速率随之降低，尖峰电流逐步衰减；剩余多余空穴与游离电子复合或缓慢泄漏，基底电位回落。这套“空穴堆积—电流脉冲—空穴消散”循环形成迟滞回线，电学响应与生物神经元高度契合：整合离子电流、发放脉冲、回归静息电位。

最初我们仅在少量晶体管上观测到该特性，且不同器件的电流回落时长差异巨大。为实现稳定可控，团队通过第二颗MOSFET调节基底电极串联电阻。调整电阻阻值后，所有晶体管的导通阈值完全统一，器件离散性几乎消失。这意味着，只需调控基底接触电阻，单颗硅晶体管就能实现标准电子神经元特性。基底电阻可在芯片流片掺杂阶段固定；但双晶体管单元方案（一颗晶体管作为基底可调电阻）适配性更强，支持电控实时调节。

我们还验证了器件使用寿命，这是落地应用的核心前提。令人欣喜的是，所有被测器件循环工作超1000万次无失效，测试全程零损坏。

坦白来说，我们团队十分震惊。过去二十年，全球数十个研究团队与企业投入上亿美元，依托各类实验型忆阻器件复刻神经突触、神经元特性，但受可靠性、成本限制进展有限。而我们仅用工业界最通用、成本最低的MOSFET就实现了目标。该结论极具颠覆性，团队更换另一家晶圆厂流片芯片重复验证，所有类神经电学特性均可稳定复现，器件良率依旧达到100%。

在完成实验验证、着手申请专利、撰写《自然》期刊论文时，实验室迎来另一项重磅发现：同款MOSFET器件，还能实现人工突触功能！

前文提到，常规工况下载流子撞击硅原子会生成电子-空穴对。团队观测到，当基底电阻调整至特定区间时，碰撞电离产生的大量电荷会被栅介质层捕获。被俘获的电荷会改变MOSFET导通电流，等效调控器件电导；关键在于，调整后的电导状态长期稳定，且可自由修改。至此我们证实，单颗MOSFET同样能作为电子突触使用。

基底电极依旧是核心调控端：基底相对源极施加负压，电子注入栅介质，器件电导下降；施加正压，空穴注入栅介质，器件电导上升。

从神经形态器件、电路到完整系统

我们将MOSFET神经元、MOSFET突触整合命名为神经突触随机存取存储器（NSRAM），二者组合即可搭建简易神经网络电路，工作逻辑如下：假设一套电路包含3颗突触MOSFET、1颗神经元MOSFET。3组突触预先完成电导编程，各自保持不同导通档位；向每颗突触晶体管的栅极输入不同时序、频率的电压脉冲，漏极输出的电流脉冲幅值会随突触电导同步调整。

多组电流脉冲汇入神经元MOSFET漏极。每一次脉冲输入都会触发碰撞电离，硅基底累积电荷；部分电荷会自然泄漏，但短时间内若大量脉冲集中输入，基底电压突破阈值，内部隐藏双极晶体管触发电流尖峰。该脉冲电流会作为下一级MOSFET突触的输入信号，循环传导。整套运行逻辑，完全复刻生物神经网络的积分发放机制。

单MOSFET神经元、突触方案的竞争优势清晰直观：现有工业方案需要数十乃至上百颗元器件实现的神经信号处理功能，我们仅需1至2颗晶体管即可完成。除此之外，该技术完全兼容现有硅基产线，核心性能指标良率100%，器件离散性近乎为零，这是其他新兴器件技术无法比拟的。

基于该技术搭建实用化仿脑人工智能电路，前景广阔但研发工作量巨大。团队需要优化器件仿真模型，精准复现神经元、突触电学特性，同时兼顾仿真算力效率；完成电路级、系统级仿真验证计算架构；设计配套外围驱动、信号转换电路；经过多轮流片迭代优化整机性能。

但所有研发投入都具备极高价值：这项技术有望打造能效远超现有产品的人工智能仿脑芯片。该芯片初期适用于小型边缘人工智能场景，为电池供电终端设备提供更强算力；长期来看，若完成大规模集成，有能力对标当前顶级GPU。