Agentic AI给芯片设计带来了什么？

近日多位行业嘉宾开展圆桌对话，探讨自主智能体 AI 在芯片设计与验证中的利弊。参会嘉宾包括 ChipAgents 全球客户成功副总裁 Cindy Cui、Silvaco 首席执行官 Wally Rhines、Moores Lab AI 首席执行官 Shelly Henry、Breker Verification Systems 首席执行官 Dave Kelf、Verific 人工智能研发负责人 Vince Wong 以及 Silimate 首席执行官 Ann Wu。

从左至右依次为：Breker 公司 Kelf、Silvaco 公司 Rhines、Verific 公司 Wong、Moores Lab AI 公司 Henry、Silimate 公司 Wu、ChipAgents 公司 Cui

自主智能体 AI 如今是电子设计自动化（EDA）领域最热话题。它能在芯片设计与验证环节带来哪些增益，同时又存在哪些潜在隐患？

Cindy Cui（ChipAgents）：自主智能体 AI 将重塑整套芯片设计流程，这场变革已经正在发生。它的落地场景十分丰富，覆盖设计验证、寄存器传输级代码生成、通用验证方法学、形式化验证，从前端一路延伸至后端设计，如今已经大幅帮助工程师缩短设计周期，技术成熟度持续提升。

至于未来挑战，我们服务全球上万客户后发现，核心难点不只在于技术本身，而是企业组织模式转型：如何培训工程师适应全新工具链、搭建配套协同工作模式，这一块还有大量工作待完成。整个行业需要携手协作，共同完成这场转型铺垫。

Ann Wu（Silimate）：我们公司的定位是芯片设计师智能副驾。目前我们自研 AI 模型、工具以及智能体调度框架交付给芯片设计人员，能够实现更有目标、更大规模的设计空间遍历。 传统芯片设计受人工操作与算力限制，探索范围十分有限；现在借助 AI 可以批量生成大量方案、开展多轮试错。 除组织转型难题外，我们面临另一大痛点：如何快速、精准评判批量实验方案的优劣。

Shelly Henry（Moores Lab AI）：我从终端使用者视角聊聊。行业已有楷登、新思、西门子等厂商全套成熟工具，但一款芯片完整开发周期依旧长达两年。为什么需要两年？这两年间研发人员究竟耗费了多少无效工时？我们能否依靠 AI 将周期压缩至三个月？ 可落地的方向很多：自动生成设计代码、产出全套验证环境、自动化故障调试。但归根结底绕不开验证依据问题：AI 生成寄存器传输级代码，如何确认代码完全无误？根据规格文档自动产出代码，如何交叉校验、保证整套内容合规？即便自动生成测试平台，又该如何确认测试平台本身没有漏洞？覆盖率收敛阶段，怎样避免关键条件被误归入排除清单？

工程师日常充斥大量细碎、繁琐的校验工作。我们希望通过 AI 把这些环节自动化，最终大幅压缩项目周期，核心目标就是借助 AI 更快完成芯片研发。

设计环节的提速能占到多大比重？多项目共流片资源紧张的问题又该如何解决，先进工艺测试芯片尤为明显。当下晶圆厂产能大多被头部大厂垄断，中小企业很难拿到流片名额。

Shelly Henry：谷歌、微软、Meta、英特尔、超威等云厂商与大型芯片企业都在大规模流片，晶圆厂产能分配体系完全向这类大客户倾斜。初创或中小型芯片公司想预约台积电多项目共流片，可能要排队半年之久，现有产业生态就是如此。

但我相信 AI 技术会降低芯片设计门槛，实现行业普惠，让更多企业低成本、快速完成芯片开发，同时反向带动晶圆厂配套产能扩容。

回到最初的问题，自主智能体 AI 的价值与风险分别体现在哪里？

Vince Wong（Verific）：利好层面：全员研发效率会得到显著提升。 风险层面：行业容易过度信任 AI。现阶段技术远达不到全流程自主交付、完全交由 AI 独立运行的理想状态，虽然这是长期目标，但现实尚有差距。 目前多数流程无法全自动运行，必须设置人工介入节点作为流程锚点。当下行业对人机协同节点设计重视不足，但这是每一套开发流程都必须纳入的关键环节。

Wally Rhines（Silvaco）：大家都在讨论加速前端设计，但有一块领域长期被忽视 —— 芯片制造工艺。 当前工艺复杂度持续走高，原型晶圆流片周期漫长，传统实物流片验证方案成本高、效率低。行业亟需搭建工艺代理模型，在计算机内完成全套工艺集成仿真，替代实验室实物试产。 这块市场空间巨大：投资 250 亿美元建厂的晶圆厂，只要产品量产爬坡提前一个月，就能创造巨额收益；晶圆厂商预算充足，和 EDA 厂商受客户研发经费约束的模式完全不同。如果企业积累四十年仿真数据，用来训练工艺代理模型，将具备极强市场竞争力。

如今芯片设计复杂度大幅提升，属于分块拆解、协同完成的复杂工程，自主智能体 AI 涉及模块繁多，如何实现全流程统一调度整合？

Wally Rhines：未来多数 EDA 厂商会对外售卖、租赁智能体工具，或是提供脱敏数据库，保护客户专有设计数据。我们可以交付配套智能体，基于客户自有涉密数据校准合成数据集，适配对应工艺、工艺良率的预测标准。

Dave Kelf（Breker Verification Systems）：过去三十年，我们多次在行业峰会探讨同类话题：芯片设计迭代速度越来越快，人才资源跟不上需求，行业该如何破局、下一阶段技术方向在哪。如今自主智能体 AI 给出了答案。 毫无疑问，AI 将彻底重塑我们行业，但关键在于落地路径。 一方面，各家厂商正在将 AI 能力集成进现有工具，通过迭代优化实现效率小幅提升；另一方面，行业存在推倒现有整套流程、搭建全新开发链路的可能性。EDA 行业历史上曾尝试过彻底重构流程，但大多以失败告终，背后存在多重客观原因。不过这一次，或许存在成功机会。

但芯片设计和短视频推荐类 AI 场景完全不同：推荐算法出现 1% 误差无关紧要，芯片开发属于精密严谨工程，代码、逻辑容不得 1% 错误，必须零偏差。我们亟待解决的核心难题，就是如何保障 AI 输出结果绝对精准可靠。

如何评判自主智能体 AI 落地是否成功？

Wally Rhines：评判标准更偏向质量维度，而非单纯量化速度。 首先，整体设计周期会显著缩短；其次，能够提前检出大量传统手段遗漏的缺陷；同时文档编写、初始寄存器传输级代码生成、测试平台搭建与仿真等重复性工作将全部自动化，释放工程师精力聚焦高创造性工作。 自主智能体 AI 与传统流程的核心区分点，在于最终设计成果、以及各中间环节的输出质量。

成效评判是短期一次性衡量，还是需要长期观测？

Cindy Cui：衡量指标体系会持续迭代演进。 过去 AI 工具只能单点提升单个工程师效率；自主智能体 AI 可以赋能整个研发团队，在可信前提下实现全员提速，我称之为 “可信加速”。 放眼长期，无论是短期指标还是长期观测，这套体系最终会进化成自主迭代的工程平台：持续沉淀历史项目经验、收集项目反馈，不断自我优化迭代，这才是行业下一代 AI 解决方案。

Ann Wu：评判标准会随芯片设计系统能力迭代持续更新，但核心指标必须锚定业务最终交付成果，以结果为导向。 软件行业的发展历程具备参考意义，我们行业也曾经历 “如何落地 AI、如何全覆盖 AI 工具” 的阶段，如今行业关注点转向算力成本、投资回报率、实际落地效率。 在我和客户看来，评判自主智能体 AI 的试金石，是它能否完成以往无法实现的工作。单纯实现 2 至 5 倍提速、自动化原本依靠人力堆量的工序，都只是基础价值；人才缺口只是表层问题，真正核心目标是把 12 至 18 个月的开发周期压缩至 6 至 9 个月。 想要实现周期大幅缩减，需要全栈全新超高效率开发流程，而智能体能够遍历海量设计空间、产出多样化方案。难点在于如何在极短时间内完成方案质量校验，快速实现设计探索、验证与收敛。

Shelly Henry：我想起一个小故事：曾经有位心算天才上台，观众随机给出三位数乘法，例如 342 乘 287，他都能快速报出正确答案，核对计算器全部无误。 后来台下一名醉酒观众举手，表示自己也能做到。有人给出 137 乘 784，他立刻报出结果 7432，众人核对发现答案完全错误。他却辩解：“但我算得很快。” 当下 AI 工具也存在同款困境：产出速度再快，无法保证准确性就无法用于流片制造。 不同工程师专业能力参差不齐，我们如何信任所有人、所有 AI 工具输出的内容？目前行业没有统一标准，只能依靠各企业自定义校验节点、验证依据、检查清单，方案零散，完全取决于企业自身流程规范。 如果全行业能形成统一质量标准，例如通用基准套件、标准化校验指标，所有智能体工具统一对标这套体系，我们就能统一判定输出结果是否合规、是否达到既定质量等级。

Dave Kelf：我正好想聊行业统一基准套件。我们多家厂商正在协同推进，梳理完整设计流程，搭建通用评测标准。 合作初期我们达成共识：搭建统一基准体系，衡量厂商协同优化带来的整体提升。这是一块做大行业蛋糕的事业，各家厂商协同互补，才能真正推动行业变革；如果陷入同质化恶性竞争，整个赛道发展都会受阻。 搭建统一指标、梳理完整流程、明确各家厂商的分工定位至关重要。在此基础上持续迭代优化，自主智能体 AI 才有机会真正大规模落地成功。