HBM供货短缺拖累AI产业发展，闪迪押注“闪存+计算芯粒单芯片堆叠”新方案

闪迪正探索更多创新方案破解内存容量瓶颈，其中一项核心思路是在芯片内部堆叠 NAND 闪存。

人工智能产业爆发，算力需求同步暴涨，存储带宽与容量瓶颈彻底暴露，迫使 DRAM、NAND 闪存厂商跳出传统技术路线寻找新解法。过去芯片厂商单纯依靠迭代新型存储介质就能满足需求，彼时 DRAM 是算力核心配套存储。但如今 DRAM 成本走高、新工艺研发良率差、功耗偏大，行业开始转向其他可行技术路径。高带宽内存（HBM）虽持续迭代，却因全球供应短缺迅速形成新的产业瓶颈。

HBM 本身还存在容量上限偏低的短板；尽管各 DRAM 厂商每一代产品都在提速、扩容，产能依旧跟不上 AI 算力的海量需求。同时 HBM 采用贴附在主芯片侧边的封装形式，芯片与内存之间的数据交互存在延迟损耗。而 NAND 闪存优势是单比特成本更低、容量上限更高，但它距离计算核心更远，数据传输速度远不及 DRAM（HBM），始终无法实现同级带宽表现。

“内存墙” 已经成为制约数据中心与边缘 AI 业务落地的一大核心瓶颈。目前数据中心行业解决该问题的普遍思路，只是一味增加 GPU 算力来弥补存储短板，但边缘侧至今仍没有成熟、完善的替代方案。

对此闪迪推出了 HBF 高带宽闪存架构作为破局方案。该方案以 NAND 闪存为基础，容量上限是 HBM 高带宽内存的 8 至 16 倍，同时在同等成本区间下，读取带宽性能能够对标 HBM。

HBF 借鉴 HBM 的分层堆叠架构，将多层 NAND 闪存垂直叠放，层与层之间通过大量硅通孔（TSV）互联，把多颗闪存封装融合为单一堆叠模组。目前单组 HBM 堆叠容量仅 32–64GB，而 HBF 最高可扩容至 4TB。

 HBF 虽解决了容量与带宽短板，但面向未来 AI、高性能计算（HPC）的极端需求，行业还需要更进一步的架构。闪迪最新公开专利（专利号 US 12,430,274 B2）便给出了全新思路：基于CMOS 键合阵列（CBA） 工艺，将 NAND 闪存芯粒 3D 堆叠在 AI 加速器或 GPU 这类计算芯粒正下方。整套封装基板上仍保留 HBM DRAM，但二者分工明确、各司其职。

来源：美国专利局

这套架构一举两得：HBM 负责低延迟、高优先级的即时读写任务；底层闪存芯粒承载大容量数据读写业务。闪存芯粒与计算芯片之间采用超宽互联通道，能够同时降低延迟、硬件成本与整机功耗。

专利原文架构说明：一个计算核心将多核处理器与高带宽、大容量非易失性存储集成一体；处理器可为高性能图形显卡（GPU）或 AI 处理器。非易失存储由 CBA 键合存储芯粒构成，整块大尺寸 NAND 闪存芯粒与 CMOS 逻辑芯粒键合为一体。集成后的处理器与 CBA 存储芯粒共同固定在中介层基板上。计算核心还可在处理器与存储芯粒四周，搭载多组堆叠式高带宽内存（HBM）裸片。

该专利虽然介绍了一套能根治内存瓶颈的未来架构，但需要明确：现阶段仅停留在专利层面。整套方案落地前，功耗控制、单封装同时集成 NAND 与 DRAM 带来的制造成本等大量难题都有待攻克。

这份专利为“计算芯粒直叠闪存” 架构筑起了难以复刻的技术壁垒，尤其是独有的宽接口、跨芯粒布线方案，竞品很难模仿。不过当前行业正在标准化落地的产品，依旧采用技术更简单、商业化成熟的 “侧边贴装” 方案。后续值得持续关注的核心问题是：闪迪能否弥合专利中的前沿架构与现有量产产品之间的技术差距。

在数据中心场景，闪迪将HBF 定位为 HBM 的扩容补充方案，能够为 GPU 外挂 TB 级超大容量存储，缓解 HBM 容量不足、供货紧缺的压力。

而在边缘 AI 赛道，闪迪对 HBF 寄予更高期待：受硬件成本、功耗、设备体积多重约束，很多复杂 AI 模型现阶段根本无法部署在边缘终端，闪迪希望依靠这套闪存架构打通落地阻碍，让高端大模型也能在边缘设备稳定运行。