三星1d DRAM，2027年底量产

据报道，韩国存储芯片厂商三星正加紧筹备下一代1d DRAM的量产工作。1d制造工艺是行业最新一代DRAM制程，对标美光的1δ节点。目前，三星正与设备合作商研讨下一代内存配套设备方案，为最早在2027年末实现量产做准备。

消息人士称，三星正联合合作厂商开发配套生产设备，以启动下一代DRAM芯片制造。三星当下最先进的DRAM产品采用1c制程打造，这也是目前业内水平最高的横向布局存储单元工艺。1c制程大量依托极紫外（EUV）光刻技术与金属栅极方案，充分复用了三星在逻辑芯片制造领域积累的工艺经验。

消息人士透露，三星计划最早在2027年第二季度，将下一代存储芯片生产设备导入自有晶圆厂。若激进的时间规划能够顺利落地，这批设备将在2027年下半年投产、产出先进DRAM芯片。

1d DRAM相较传统制程实现底层架构革新，是业界首款采用电容垂直堆叠结构的DRAM产品，和前代存储单元并排平铺的设计有着本质区别。该工艺的制造难度大幅提升：外围电路单独使用一片晶圆制作，再与存储单元电路晶圆键合集成。

三星计划2027年上半年完成1d DRAM生产设备导入，对应芯片可在同年下半年进入量产阶段。知情人士表示，1d DRAM是三星内部开发进度较快的工艺项目，预计相关计划将在今年年底进一步明朗。

人工智能时代，存储芯片在全球半导体供应链中的战略地位持续提升。AI芯片需要高性能高带宽内存（HBM），这类产品由多层DRAM堆叠制成。三星1c DRAM芯片已用于最新一代HBM4，业内判断1d DRAM将会成为下一代HBM5E的核心底层存储介质。三星此前为适配HBM产品，直接跳过中间代DRAM，将自研1c存储芯片与本厂4纳米工艺制造的裸片配套使用。

上月，三星已向全球主要客户送出业界首款12层堆叠HBM4E样品，该产品单引脚稳定运行速率为14Gbps，最高可提升至16Gbps，能够应对日益严苛的数据处理需求。相较HBM4，其速率提升超20%；单堆叠内存带宽最高可达3.6TB/s，可充分释放大语言模型（LLM）与新一代AI系统的运算性能。

三星此次推出的12层堆叠HBM4E产品容量为48GB，相较上一代产品提升超30%。三星还将根据客户需求，陆续推出8层32GB、16层64GB等不同规格版本，丰富产品矩阵。HBM4E充分整合三星完整的半导体技术实力，沿用HBM4量产阶段打磨成熟的前沿技术，包括业界领先的第六代10纳米级1c DRAM工艺，以及三星晶圆代工的4纳米逻辑基底芯片，保障产品拥有更出色的工艺稳定性与量产能力。

三星对HBM4E的存储及逻辑架构完成设计与工艺优化，进一步提升产品性能、能效与良率。其中，凭借先进低功耗设计与封装结构优化，该产品能效较上一代提升16%，热阻性能改善超14%。以上优化可实现更高效的散热效果，让新一代数据中心在高负载运行场景下，长期保持稳定运转，并降低整体能耗。

值得一提的是，SK海力士的研究方向与三星不同，其选择了4F²架构，将晶体管垂直堆叠，同样用栅极材料包裹晶体管，接收电容数据的组件则置于晶体管柱下方。“F”代表最小特征尺寸，4F²结构即2F×2F的正方形单元，相较传统的6F²（3F×2F）设计，可将芯片表面面积减少约30%。其目标是同时实现短期集成密度和成本竞争力。SK海力士应用了位线屏蔽 (BLS) 技术来抑制单元变窄引起的耦合噪声（干扰），并加入了核心共享背栅 (Shared BG) 技术来增强晶体管阈值电压控制。