可自解释芯片的实现路径

近日，多位行业专家围绕片上数据分析与芯片容错设计议题展开了探路，本文节选了部分访谈文字。参与讨论的嘉宾包括Arteris 产品市场副总裁 Andy Nightingale； Baya Systems 首席商务官 Nandan Nayampally； 楷登电子硅解决方案集团杰出工程师 Moshiko Emmer； 是德科技 EDA 部门芯片互联与边缘计算战略规划经理 Pedro Merlo； Movellus 首席运营官 Vikram Karvat； 西门子 EDA Tessent 汽车芯片解决方案总监 Lee Harrison； 新思科技产品管理总监 Randy Fish； Vinci 市场落地负责人 Satish Radhakrishnan。

Arteris Nightingale、Baya Systems Nayampally、Cadence Emmer、Keysight EDA Merlo、Vinci Radhakrishnan、Synopsys Fish、Siemens EDA Harrison、Movellus Karvat

当下通过片内或片上监测单元采集的数据，会流向何处？数据如何完成分析并落地优化？

Vikram Karvat：我们会从数据吞吐量与延迟两个维度考量。传感器每秒可产生数百 GB 的数据，根本不适合在芯片内远距离传输处理，必须在传感器近端完成数据预处理与过滤。经过压缩、筛选后的轻量化数据，才能在芯片内高效流转，用于二次深度分析。 而数据传出芯片则会衍生另一系列难题，涵盖数据归属权与信息安全。其次是延迟约束问题：实时 / 准实时控制场景要求数据必须在片内完成分析，部分工况需要瞬时响应，例如压降抑制、热异常管控、动态调频调压（DFS），响应时间仅纳秒至数微秒级别。 只有线下复盘场景才适合把数据传到外部分析平台，且需满足数据体量较小、安全与权属问题已妥善解决两个前提。

Andy Nightingale：只要具备完整的数据可视能力，芯片系统就能针对性调优。根据我们的项目经验，研发团队依靠监测数据调整服务质量（QoS）策略，重新分配算力负载、优化调度逻辑。 这套体系不局限于单点优化，核心是在性能、功耗、资源分配三者之间做出可控取舍。部分领域早已成熟运用这套思路，如今正在全芯片系统普及。服务质量调优、拥塞管控、延迟边界约束、闭环反馈调控，都能依托片上监测数据在系统层面落地。

Moshiko Emmer：相关优化分为两大阶段：硅片验证阶段的优化，以及芯片交付客户、投入终端运行后的在线优化。 行业共识是所有芯片设计都会预留性能裕量，因为不同芯粒、裸片的工艺参数存在天然差异。设计必须兼顾工艺偏差，这也带来巨大的优化空间。举例来说，结合实测频率目标、功耗性能曲线，无论是前期硅片验证，还是终端实际工况，都存在可观的性能提升空间。 针对多芯粒架构系统，若将优化手段从硅片验证延伸至终端全生命周期管控，就必须统筹芯粒间的交互逻辑。芯粒单独运行、多芯粒协同工作时，可用资源（例如功耗预算）分配规则完全不同。该场景既是挑战也是机遇，合理平衡各项参数可大幅提升系统整体能效。

Nandan Nayampally：我完全认同这个切入点。先说数据流向：传统调试流程中，监测数据会存入追踪缓存、计数器配套内存与寄存器。性能调优依靠定时轮询计数器，属于批量离线处理模式，也就是 Moshiko 提到的事件触发计数机制。 如今行业出现全新实时处理方案：开发配套软件进程并行处理监测数据，摆脱被动采样模式。当大量片上数据汇总至企业 AI 数据库后，终端运行模型可通过持续学习迭代优化。性能问题并非单一维度，例如终端现场出现故障时，系统需要自动规避缺陷；当特定运算模型引发芯片过热，可主动调度算力分流控温，而非任由热累积恶化。 遥测与闭环控制能在现有硬件基础上构建智能调控体系，实现持续迭代，同时长期改善芯片老化、可靠性等核心指标。

Satish Radhakrishnan：我赞同这个观点。任何具备监测能力的系统，都需要配套操作系统或等效控制单元接收指令、解析数据。 若接入的数据可由配套软件即时读取分析，系统无需存储海量原始数据，也能保障数据隐私安全。完整工作逻辑为：新监测数据流入后系统立刻评估，判断是否触发调控动作，这套运行逻辑与数字孪生高度契合。数字孪生实时运算、预判风险，仅在异常发生时执行干预，核心硬性要求是处理单元运算速度极快，能够提前识别过热、可靠性衰减、电流异常等隐患，实现预测性维护。

Pedro Merlo：从芯片测试视角来看，目前低成本初测、晶圆测试方案大多依赖外部探针读取信号，仅能检测芯片对外接口。设计规格中预留大量裕量，用于覆盖终端运行时各类潜在故障。 片上内置监测单元可最大限度压缩冗余裕量，在满足数据传输标准的前提下，兼顾极致低功耗或其他能效指标。仅从外部接口测试，和深入芯片内部实时监测，二者测试效果存在巨大差距。 其次，实验室测试环境会搭建温箱模拟各类算力负载，但无法 1:1 复现真实终端工况。随着硅全生命周期管理（SLM）技术成熟，行业得以获取以往无法实现的真实工况深度数据。 正如 Satish 所说，这些实测数据会反向输入数字孪生模型持续迭代，模型精度不断提升，形成正向循环飞轮效应。

Lee Harrison：片上监测单元数量持续增加，彻底改变了数据处理逻辑。如今设计中搭载的监测单元种类、数量大幅上涨，可采集的数据量呈指数级增长，行业迫切需要在芯片本地、算力近端完成预处理。 第一种处理路径：片内实时分析，即时调控当前裸片运行状态；筛选关键有效数据上传云端，开展整机集群大数据分析。两种分析目标完全区分：一是保障单颗芯片实时高效运转；二是长期追踪整机可靠性、衰减趋势。 本地片上数据预处理需求持续走高，业内甚至开始探讨在芯片内部嵌入轻量化 AI 运算。尽管当下 AI 应用热潮高涨，但芯片本地庞大的数据处理需求，确实为片上 AI 落地提供了充分落地场景。

Randy Fish：站在终端现场运维视角，行业常说的管理控制处理器、系统控制处理器属于深度嵌入式单元，终端用户完全无感知，这类芯片早已普及且应用规模持续扩张。 核心诉求是数据采集、分析、价值提炼全程快速完成，避免海量数据跨模块传输。部分轻量化分析直接在片内硬件完成，超低延迟场景（例如瞬时故障检测器）依靠硬件计算，而非固件调度；其余运算交由应用处理器处理，部分场景配套功耗管理模块。 再向前追溯至制造环节：晶圆生产阶段采集的海量数据上传云端，跨批次分析用于良率诊断、品质指标统计；数据另一大应用场景是芯片设计迭代。 硅全生命周期管理（SLM）依托片上监测单元获取流片后实测数据，回灌至前端设计流程，对标性能目标、SPICE 仿真结果，业内也称硬件模型校准。当流片实测参数与设计仿真存在偏差，缩小二者差值、优化模型的方案，完全取决于数据延迟与整体数据体量。

Darbari：片上监测单元形成分层数据处理链路：硅片硬件层→固件 / 操作系统层→整机集群大数据分析层。 芯片内部，工艺 - 电压 - 温度（PVT）、裕量余量、故障、协议流量监测单元生成计数器、统计直方图、事件追踪日志；绝大多数原始数据在本地聚合压缩，而非裸数据流片传输。系统软件通过内存映射 IO（MMIO）、管理控制器、调试端口、系统管理总线读取数据，归档至全生命周期、可观测性后台数据库。 大数据分析平台汇总多设备、多算力负载数据，定位芯片热点、临界运行工况、系统性能效损耗。

整套体系包含两条反馈闭环。一是高速本地闭环：固件依托实时遥测数据动态调整动态调频调压（DVFS）、算力降频、路由分配、冗余备份策略；二是慢速生命周期闭环：整机集群海量数据用于更新设计裕量、固件调控策略，甚至在下一次流片时优化芯片微架构。 我认为形式化验证方法在数据分析环节具备巨大潜力。目前行业分析大多基于指标统计，而非设计规格驱动。真正可行的方案是遥测数据与硬件需求强绑定，通过 AI 训练推理生成标准化约束条件与不变量。届时数据分析不再只简单询问 “当前温度多少”，而是校验 “芯片是否逐步逼近安全、一致性、数据完整性规则的违规阈值”。

随着监测功能、监测单元、片上数据处理模块不断扩容，行业是否担忧内置可视传感器会额外占用芯片面积？

Lee Harrison：不同厂商态度差异很大，部分企业大力铺陈全点位监测单元，完全不计面积开销，但整个行业仍处于探索试错阶段。 未来随着实测数据持续积累，厂商会逐步优化监测单元布局、精简传感器类型。目前行业没有标准化规范，不存在 “对应场景固定搭配监测单元” 的统一方案，普遍思路是尽可能多布设监测点位。长期来看，监测架构会整合精简优化，兼顾开发成本与调控效果。

Randy Fish：几乎所有项目都会被问及面积占用问题，但时序收敛、功耗带来的负面影响往往更棘手。 工程师希望温度传感器尽可能贴近芯片热点区域，而热点往往逻辑单元排布密集，新增传感器极易破坏时序收敛、各项设计收敛指标。因此设计前期需要大量仿真分析，合理规划监测单元位置，避免芯片面积、整体收敛流程受冲击。

Pedro Merlo：Randy，我有个问题：这类监测单元可选择持续常开，或按需触发启用，实际项目中哪种方案应用更广？

Randy Fish：温度传感器在整机运行模式下几乎持续开启，过热风险是厂商重点关注项；环形振荡器、工艺偏差检测器可按需开关；部分老化监测单元需要长期常开，用于对比基准参数；还有部分检测仅低频采样。核心权衡点在于是否值得持续供电。

Darbari：芯片架构师、设计工程师始终追求面积最优，但行业讨论重心已从 “布设监测单元是否值得占用面积”，转向 “最低限度可落地的硬件可视架构是什么”。 部分监测单元已经成为硬性标配基础设施，地位等同于锁相环（PLL）、可测试性设计（DFT）。缺少工艺 - 电压 - 温度、裕量、基础健康监测单元，先进制程下根本无法管控工艺偏差、可靠性与功能安全。 真正需要警惕的是无节制新增非必需监测模块：冗余传感器、单链路独立计数器、追踪缓存、遥测传输总线会大幅增加面积、功耗与布线压力。解决方案是采用选择性、模型驱动型监测，而非盲目堆砌硬件，形式化验证可提供支撑。 通过覆盖度证明、影响域分析，定位对安全、性能指标最关键的设计区间，仅在核心点位布设监测单元，以最小面积实现精准可控的硬件校验，而非无差别铺满芯片。

Pedro Merlo：归根结底核心是投入产出比（ROI）。若监测单元带来小幅面积、功耗损耗，能否产生对等收益？系统采集的数据是否足以支撑性能优化，还是过度采样造成资源浪费？ 我认同 Lee 的判断，系统落地初期普遍存在过度监测问题，但长期行业会逐步整合精简，明确哪些指标需要高频精细监测，哪些仅需长期低频追踪。

Nandan Nayampally：基础数字监测单元、性能计数器硬件成本较低，真正拉高开销的是搭载大量模拟电路、配套内存的专用传感器。 AI 数据中心芯片对可靠性、使用寿命要求严苛，高端监测方案需求旺盛，这类场景必须在控制内存成本的前提下最大化监测能力，前文提到的本地实时运算也愈发关键。 芯片流片动辄数亿美元，相比前期研发失败带来的巨额损失，单颗芯片小幅增加的硬件成本完全可控。

Vikram Karvat：研发团队不会无意义增加可视监测硬件，所有布设都服务于功耗、性能、可靠性优化目标。我们新一代片上电压遥测平台就是典型案例：精准采集片内电压波动，工程师可压缩保守预留的性能裕量，释放额外算力或降低功耗。 传感器仅带来轻微面积损耗，但当下 AI 加速器赛道竞争激烈，性能与功耗优先级远高于小幅面积占用。

Satish Radhakrishnan：核心难点是分配各硬件模块、知识产权（IP）的面积预算。若依靠完整数字孪生实现全参数高精度仿真，硬件可视体系的价值会大幅提升，兼顾芯片设计与终端运维两端。当芯片每一处节点都具备完整数据监测能力，工程师才能全面掌握硬件资源占用情况。