GPU原生算法，破除曲线掩模校验算力瓶颈

随着半导体制造持续推进特征尺寸更小的先进工艺节点，光学邻近校正（OPC）流程开始采用曲线掩模，以此获得传统曼哈顿几何图形无法实现的更大工艺窗口。

传统曼哈顿掩模仅允许图形使用水平、垂直边缘，迫使OPC算法只能用大量微小直线段近似还原曲线。曲线掩模采用三次贝塞尔样条（平滑数学曲线）原生表征图形，在光刻难度最高的拐角与弧形区域实现更精准的图形控制。但这一技术切换带来了巨大算力负担，拖慢整套光学邻近校正流程。

问题核心在于掩模规则检查（MRC），该验证环节用于确保掩模版图可无缺陷投产。针对曲线掩模的MRC计算会占据OPC总运行时长的绝大部分。若设计团队无法快速完成掩模可制造性校验，迭代周期将大幅拉长、收敛速度变慢；而先进工艺节点对产品上市周期要求严苛，这会带来严重的项目交付风险。

行业正通过GPU加速重构OPC方案，以此降低计算耗时与成本。传统架构是将掩模版图分块分配至多个CPU核心并行运算；全新GPU加速架构改为一组CPU核心共享单台GPU设备。如图1所示：CPU核心将具备大规模并行计算特征的OPC任务卸载至GPU执行，串行运算仍由CPU本地处理。整套方案的核心约束为显存（VRAM），显存需要承载当前所有版图分块的全部相关数据；频繁在GPU与内存间搬运数据会产生巨大传输开销，应当尽量规避。

图1：多核CPU共享同一GPU资源。本示例中16颗CPU核心共用一块GPU，高效处理高度并行化任务，展示掩模规则检查场景下CPU与GPU资源协同调度方式。

曲线掩模MRC为何成为性能瓶颈

针对曼哈顿几何图形，计算两条平行掩模线段最小间距的算法高效且结果精确：仅需求取两组坐标差值的绝对值，无近似、无误差容限、计算逻辑极简。

曲线掩模不具备这种计算优势。求解两条任意三次贝塞尔曲线的最小间距，属于多元优化问题，不存在高效解析闭式解。现有通用方案只能采用迭代近似算法，不仅算力消耗极高，计算结果本身还存在固有误差。如图2所示，三次贝塞尔曲线带来的核心MRC难题是无法得到精确解；设计规模化MRC流程时，必须在误差容限、近似精度与运行耗时之间做权衡取舍。

图2：左侧曲线掩模需采用多元迭代求解最小间距，右侧曼哈顿掩模仅需基础算术运算。向贝塞尔曲线版图的转型，大幅提升了掩模规则检查的计算复杂度。

引入曲率后，计算复杂度进一步提升，需区分两种场景：同一多边形内部贝塞尔曲线段间距计算、不同多边形之间贝塞尔曲线段间距计算。两类场景均新增约束条件：法向量比对（角度容限校验）、轮廓间距检测。

递归算法成为GPU加速的核心阻碍

GPU擅长大规模并行负载，理论上非常适配MRC（每一组曲线对可独立运算）。但传统用于贝塞尔曲线间距求解的经验算法高度依赖递归逻辑，从底层限制了GPU加速落地。

递归运算会产生不可预测的内存访问模式、分支发散执行路径，完全破坏GPU所需的统一并行计算模型。不同线程进入不同递归分支时，GPU流式多处理器会空闲等待所有分支线程运算完成，GPU强大的并行算力无法发挥。

原生GPU架构贝塞尔曲线MRC解决方案

本文提出一套原生GPU架构MRC算法，彻底摒弃递归逻辑，相较传统CPU方案同时实现性能跃升与精度提升。该算法专为GPU并行执行模型设计，规避递归带来的并行失效问题。

根据精度指标不同，本方案相较CPU基准版本实现14~37倍提速，同时计算精度提升一个数量级。如图3所示，针对多边形外部违规场景，误差分布高度集中于零点；超90%的计算误差控制在1个版图数据库单位（dbu）以内，dbu是版图中最小可分辨坐标增量。

图3：三组不同精度指标下，多边形外部违规（左）、内部违规（右）的MRC误差分布直方图。

高度收敛的误差分布证明，本方案数值稳定性媲美甚至优于暴力遍历参考算法。多边形内部违规场景因几何约束更复杂（叠加角度容限、图形内部间距校验），误差分布区间相对更宽。

该算法可原生处理局部角度容限校验，这是传统递归算法难以实现的能力。MRC校验违规项时，不仅要计算曲线间最小间距，还需校验最短距离点处两条曲线的夹角；原生GPU方案可在同一并行框架内同步完成两类耦合计算。

智能分块批处理，适配大规模量产场景

规模化落地MRC流程时，显存容量是首要瓶颈。大尺寸版图分块包含海量待校验曲线对，所有数据必须存入GPU显存，否则会产生高昂的数据传输开销。

本文采用批处理机制化解该限制：将总计算负载切分为多组小子集、依次串行运算。相较无分块方案，显存峰值占用降低一个数量级，在不损失运行性能的前提下大幅节约显存资源。

增加批处理组数可显著降低GPU显存峰值占用，显存需求相较不分块场景下降一个数量级。针对大尺寸版图分块，批处理不会拖慢整体运算速度：任意时刻仅部分曲线对载入显存，GPU流式多处理器仍能保持满负载运行，不同批处理组数下GPU加速倍数基本稳定。

对曲线型OPC全流程的产业价值

这套原生GPU MRC流程直接解决曲线掩模OPC流程中最核心的算力瓶颈。依托可扩展架构实现算力大幅提升、计算精度同步优化，有效缩短大规模量产场景下曲线掩模OPC总耗时。

算法优势不止体现在运行速度层面：本文提出的去递归架构、智能批处理策略，也为后续各类原生GPU计算光刻算法奠定技术基础。半导体行业持续向更低k1工艺节点演进，同时GPU硬件显存容量不断提升；这套架构设计思路，对未来复杂度持续攀升的掩模版图校验工作具备长期参考价值。

采用曲线掩模的设计团队无需再在校验精度、迭代速度之间二选一；原生GPU方案二者兼顾，扫清曲线型OPC大规模量产落地的关键障碍。MRC校验速度提升14~37倍且精度更高，设计迭代周期大幅缩短，同时掩模可成功投产的收敛置信度显著提升。